半导体装置的制作方法

本申请案享有以美国临时专利申请案62/217,469号(申请日：2015年9月11日)及美国专利申请案15/070,785号(申请日：2016年3月15日)作为基础申请案的优先权。本申请案通过参照这些基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置。

背景技术：

提出了一种三维构造的存储器元件，该存储器元件是在积层着多个电极层的积层体形成存储器孔，且在该存储器孔内以沿积层体的积层方向延伸的方式设置电荷累积膜及半导体膜而成。存储器元件具有在漏极侧选择晶体管与源极侧晶体管之间串联地连接的多个存储单元。积层体的电极层为漏极侧选择晶体管、源极侧晶体管、及存储单元的栅极电极。在配置存储单元而成的存储单元阵列的外侧，有将积层体加工成阶梯状而成的阶梯构造部。存储器周边电路经由阶梯构造部而与漏极侧选择晶体管、源极侧晶体管、及存储单元电连接。为了存储器元件的高密度化，业界期望阶梯构造部的微细化。

技术实现要素：

本发明的实施方式提供一种能够实现阶梯构造的微细化的半导体装置。

实施方式的半导体装置包含衬底、第1构造体、第2构造体、阶差、绝缘层、第1支柱、第2支柱、第1接触部、及第2接触部。第1构造体设置在衬底上。第1构造体包含第1电极层及第1绝缘体。第1构造体在第1绝缘体的表面具有第1阶面。第2构造体在第1构造体上，设置在除第1阶面上以外的部分。第2构造体包含第2电极层及第2绝缘体。第2构造体在第2绝缘体的表面具有第2阶面。阶差设置在第1阶面与第2阶面之间。绝缘层设置在第1阶面及第2阶面上。第1支柱设置在绝缘层及第1构造体内。第1支柱经由第1阶面而到达至衬底。第2支柱设置在绝缘层、第2构造体、及第1构造体内。第2支柱经由第2阶面而到达至衬底。第2支柱经由阶差与第1支柱相邻。第1接触部设置在绝缘层及第1绝缘体内。第1接触部经由第1阶面而与第1电极层电连接。第2接触部设置在绝缘层及第2绝缘体内。第2接触部经由第2阶面而与第2电极层电连接。第1接触部处于阶差与第1支柱之间。阶差处于第1接触部与第2支柱之间。

附图说明

图1是表示第1实施方式的半导体装置的平面布局的示意俯视图。

图2是第1实施方式的半导体装置的存储单元阵列的示意立体图。

图3是第1实施方式的半导体装置的存储单元阵列及阶梯构造部的示意俯视图。

图4是沿着图3中的4-4线的示意剖视图。

图5是沿着图3中的5-5线的示意剖视图。

图6是第1实施方式的半导体装置的柱状部的示意剖视图。

图7是将图4中的框7内放大表示的示意剖视图。

图8及图9是表示替换步骤的示意剖视图。

图10是第1实施方式的半导体装置的支柱的示意剖视图。

图11是第1实施方式的半导体装置及比较例的半导体装置的阶梯构造部的示意俯视图。

图12是第1实施方式的半导体装置及第1实施方式的第1变化例的阶梯构造部的示意俯视图。

图13是第1实施方式的第2变化例的阶梯构造部的示意俯视图。

图14是第1实施方式的第3变化例的阶梯构造部的示意俯视图。

图15是第1实施方式的第4变化例的阶梯构造部的示意俯视图。

图16是第2实施方式的半导体装置的存储单元阵列及阶梯构造部的示意俯视图。

图17是沿着图16中的17-17线的示意剖视图。

图18是将图17中的框18内放大表示的示意剖视图。

图19是第2实施方式的半导体装置及第2实施方式的第1变化例的阶梯构造部的示意俯视图。

图20是第2实施方式的第2变化例的阶梯构造部的示意俯视图。

图21是第2实施方式的第3变化例的阶梯构造部的示意俯视图。

图22是第2实施方式的第4变化例的阶梯构造部的示意俯视图。

具体实施方式

以下，参照附图，对实施方式进行说明。此外，在各附图中，对相同要素标注相同符号。实施方式的半导体装置为具有存储单元阵列的半导体存储装置。

图1是表示第1实施方式的半导体装置的平面布局的示意俯视图。

第1实施方式的半导体装置具有存储单元阵列1及阶梯构造部2。存储单元阵列1及阶梯构造部2设置在衬底上。阶梯构造部2设置在存储单元阵列1的外侧。在图1中，将相对于衬底的主面平行的方向且相互正交的2个方向设为X方向(第1方向)及Y方向(第2方向)，将相对于这些X方向及Y方向的两者正交的方向设为Z方向(第3方向，积层方向)。

图2是第1实施方式的半导体装置的存储单元阵列1的示意立体图。图3是第1实施方式的半导体装置的存储单元阵列1及阶梯构造部2的示意俯视图。图4是沿着图3中的4-4线的示意剖视图。图5是沿着图3中的5-5线的示意剖视图。

如图3～图5所示，存储单元阵列1具有积层体100、多个柱状部CL、及多个分离部ST。积层体100包含漏极侧选择栅极SGD、多条字线WL、及源极侧选择栅极SGS。

源极侧选择栅极(下部栅极层)SGS设置在衬底10上。衬底10例如为半导体衬底。半导体衬底例如包含硅。多条字线WL设置在源极侧选择栅极SGS上。漏极侧选择栅极(上部栅极层)SGD设置在多条字线WL上。漏极侧选择栅极SGD、多条字线WL、及源极侧选择栅极SGS为电极层。电极层的积层数为任意。

电极层(SGD、WL、SGS)隔开而积层。在电极层(SGD、WL、SGS)之间，配置着绝缘体40。绝缘体40既可为硅氧化物膜等绝缘物，也可以为气隙。

漏极侧选择晶体管STD将选择栅极SGD的至少1个设为栅极电极。源极侧选择晶体管STS将选择栅极SGS的至少1个设为栅极电极。在漏极侧选择晶体管STD与源极侧选择晶体管STS之间，串联地连接着多个存储单元MC。存储单元MC将字线WL的1条设为栅极电极。

分离部ST设置在积层体100内。分离部ST在积层体100内沿积层方向(Z方向)及X方向延伸。分离部ST将积层体100在Y方向上分离为多个。由分离部ST分离的区域被称为“区块”。

在分离部ST内，配置着源极层SL。源极层SL与积层体绝缘，例如，沿Z方向及X方向呈板状扩展。在源极层SL的上方，配置着上层配线80。上层配线80沿Y方向延伸。上层配线80与沿着Y方向排列的多个源极层SL电连接。

柱状部CL设置在由分离部ST分离的积层体100内。柱状部CL沿积层方向(Z方向)延伸。柱状部CL例如形成为圆柱状、或椭圆柱状。柱状部CL在存储单元阵列1内，例如，配置为锯齿格子状、或正方格子状。漏极侧选择晶体管STD、多个存储单元MC、及源极侧选择晶体管STS配置在柱状部CL。

在柱状部CL的上端部的上方，配置着多条位线BL。多条位线BL沿Y方向延伸。柱状部CL的上端部经由接触部Cb而与位线BL的1条电连接。1条位线与从各区块逐一选择的柱状部CL电连接。

图6是第1实施方式的半导体装置的柱状部CL的示意剖视图。图6与相对于图2中的Y-Z面平行的截面对应。图6中将柱状部CL的中间部分抽出而表示。在图6中表示了存储单元MC。

柱状部CL设置在存储器孔(开孔)MH内。存储器孔MH设置在积层体100内。柱状部CL包含存储器膜30、半导体主体20、及芯层50。

存储器膜30设置在存储器孔MH的内壁上。存储器膜30的形状例如为筒状。存储器膜30包含覆盖绝缘膜31、电荷累积膜32、及隧道绝缘膜33。

覆盖绝缘膜31设置在存储器孔MH的内壁上。覆盖绝缘膜31例如包含硅氧化物、或硅氧化物与铝氧化物。覆盖绝缘膜31在形成字线WL时，例如，保护电荷累积膜32免受蚀刻。

电荷累积膜32设置在覆盖绝缘膜31上。电荷累积膜32例如包含硅氮化物。电荷累积膜32除了包含硅氮化物以外，还可以包含铪氧化物。电荷累积膜32具有捕获电荷的捕获位置，而将电荷捕获。存储单元MC的阈值根据已捕获的电荷的有无、及已捕获的电荷的量而变化。由此，存储单元MC保持信息。

隧道绝缘膜33设置在电荷累积膜32上。隧道绝缘膜33例如包含硅氧化物、或硅氧化物与硅氮化物。隧道绝缘膜33为电荷累积膜32与半导体主体20之间的电位势垒。隧道绝缘膜33在从半导体主体20向电荷累积膜32注入电荷时(写入动作)、以及使电荷从电荷累积膜32向半导体主体20扩散时(删除动作)，供电荷穿隧。

在字线WL与绝缘体40之间、及字线WL与存储器膜30之间，设置着区块绝缘膜34、及阻挡膜35。

区块绝缘膜34设置在绝缘体40及覆盖绝缘膜31上。区块绝缘膜34例如包含硅氧化物、或硅氧化物与铝氧化物。区块绝缘膜34在删除动作时，抑制电荷从字线WL向电荷累积膜32的后穿隧。

阻挡膜35设置在区块绝缘膜34上。阻挡膜35例如包含钛与氮化钛。

字线WL设置在阻挡膜35上。字线WL例如包含钨。

区块绝缘膜34、阻挡膜35、及字线包围柱状部CL的周围。

在存储器膜30上，设置着半导体主体20。半导体主体20例如包含硅。硅例如为使非晶硅结晶化而成的多晶硅。硅的导电型例如为P型。半导体主体20的形状例如为具有底的筒状。半导体主体20例如与衬底10电连接。

在半导体主体20上，设置着芯层50。芯层50为绝缘性。芯层50例如包含硅氧化物。芯层50的形状例如为柱状。

存储器孔MH由存储器膜30、半导体主体20、及芯层50埋入。

如图4所示，积层体100包含阶梯构造部2。积层体100在阶梯构造部2中，包含多个构造体110。阶梯构造部2是通过将构造体110呈阶梯状积层而获得。构造体110包含电极层SGS、或WL、或SGD及绝缘体40。在阶梯构造部2中，将构造体110的上表面露出的部分称为“阶面111”。在阶梯构造部2中，将构造体110的侧面露出的部分称为“阶差112”。

图7是将图4中的框7内放大表示的示意剖视图。在图7中，表示了2个构造体110。在图7中，为了方便起见，称为第1构造体110-1及第2构造体110-2。

如图7所示，第1构造体110-1例如隔着最下层绝缘体40-0而设置在衬底10上。第1构造体110-1包含电极层SGS及绝缘体40-1。绝缘体40-1设置在电极层SGS上。第1构造体110-1在绝缘体40-1的表面具有第1阶面111-1。

第2构造体110-2在第1构造体110-1上，设置在除第1阶面111-1上以外的部分。第2构造体110-2包含电极层WL0及绝缘体40-2。绝缘体40-2设置在电极层WL0上。第2构造体110-2在绝缘体40-2的表面具有第2阶面111-2。在第1阶面111-1与第2阶面111-2之间，存在第1阶差112-1。

在第1阶面111-1及第2阶面111-2上，设置着第1绝缘层115。第1绝缘层115例如包含硅氧化物。

如图4所示，第1绝缘层115例如将阶梯构造部2所产生的凹部埋入。由此，半导体装置的表面遍及存储单元阵列1及阶梯构造部2而平坦化。在积层体100的上表面及第1绝缘层115上，设置着第2绝缘层116。在第2绝缘层116上，设置着第3绝缘层117。第2绝缘层116例如包含硅氧化物。第3绝缘层117例如也包含硅氧化物。

在阶梯构造部2中的第2绝缘层116、第1绝缘层115、及积层体100内，设置着多个孔HR。孔HR经由阶面111而到达至例如衬底10。孔HR例如设置在构造体110的每一个。在第1实施方式中，孔HR在分离部ST与分离部ST之间，沿着分离部ST配置成2列。在孔HR内，设置着支柱118。支柱118沿着X方向呈直线状排列。在实施方式中，包含2个沿着X方向呈直线状排列的支柱118的列。X方向为阶面111呈阶梯状排列的方向。

例如，如图7所示，第1孔HR1经由第1阶面111-1及第1构造体110-1而到达至衬底10。第1支柱118-1设置在第1孔HR1内。第2孔HR2经由第2阶面111-2、第2构造体110-2、及第1构造体110-1而到达至衬底10。第2支柱118-2设置在第2孔HR2内。第2支柱118-2经由第1阶差112-1与第1支柱118-1相邻。第1阶差112-1为存在于第1阶面111-1与第2阶面111-2之间的阶差。

支柱118(118-1、118-2)为在形成电极层(SGD、WL、SGS)的步骤中支撑绝缘体40的支柱。电极层(SGD、WL、SGS)是通过将设置在绝缘体40与绝缘体40之间的置换部件替换为导电物而形成。将替换步骤示于图8及图9。

图8及图9是表示替换步骤的示意剖视图。图8与图4所示的截面对应。图9与图5所示的截面对应。

如图8及图9所示，在替换步骤中，将分离部ST形成在第3绝缘层117、第2绝缘层116、第1绝缘层115、及积层体100内。在形成分离部ST之后，将设置在绝缘体40与绝缘体40之间的置换部件经由分离部ST而去除。通过将置换部件去除，而在所积层的上下的绝缘体40与绝缘体40之间产生空间119。在产生空间119期间，绝缘体40在存储单元阵列1中由柱状部CL支撑，在阶梯构造部2中由支柱118支撑。例如，在图7所示的构造中，第1支柱118-1支撑包含在第1构造体110-1中的绝缘体40-1。第2支柱118-2支撑包含在第2构造体110-2中的绝缘体40-2。

图10是第1实施方式的半导体装置的支柱118的示意剖视图。图10与相对于图2中的Y-Z面平行的截面对应。图10中将支柱118的中间部分抽出而表示。

如图10所示，支柱118例如为绝缘性。支柱118例如包含硅氧化物膜120及硅氮化物膜121。硅氧化物膜120例如设置在孔HR的内壁上。硅氧化物120的形状例如为具有底的筒状。硅氮化物膜121设置在硅氧化物膜120上。硅氮化物膜121的形状例如为柱状。在替换步骤时，例如，硅氧化物膜120成为相对于蚀刻的势垒。

如图3、图4及图5所示，在阶梯构造部2中的第4绝缘层117、第3绝缘层116、第2绝缘层115、及第1绝缘层112内，设置着接触孔CC。接触孔CC例如设置在构造体110的每一个。在接触孔CC内，设置着接触部123。接触部123为导电层。接触部123经由阶面111而与电极层SGS、或WL、或SGD电连接。

例如，如图7所示，第1接触孔CC1经由第1阶面111-1而设置在第1构造体110-1的电极层SGS。第1接触部123-1经由第1阶面111-1而与电极层SGS电连接。第1接触部123-1经由未图示的配线而与存储器周边电路电连接。存储器周边电路设置在衬底10上。

第2接触孔CC2经由第2阶面111-2而设置在第2构造体110-2的电极层WL0。第2接触部123-2经由第2阶面111-2而与电极层WL0电连接。第2接触部123-2也经由未图示的配线而与存储器周边电路电连接。

在第1实施方式中，第1接触部123-1处于第1阶差112-1与第1支柱118-1之间。第1阶差112-1处于第1接触部123-1与第2支柱118-2之间。第1支柱118-1与第2支柱118-2沿着第1阶面111-1及第2阶面111-2排列的方向，经由第1阶差部112-1及第1接触部123-1而相邻。

图11是阶梯构造部2的示意俯视图。在图11中，表示了第1实施方式的半导体装置150与比较例的半导体装置151。

如图11所示，第1实施方式的半导体装置150包含在阶面111以“阶差112、支柱118、接触部123、及阶差112”的顺序排列的构造图案。构造图案在阶梯构造部2中，沿着阶面111排列的方向(X方向)重复。

例如，像图11所示的半导体装置151那样，在沿着X方向相邻的阶面111之间排列的支柱118与支柱118之间，设置阶差112。在该情况下，支柱118与支柱118之间的距离dP例如设为加工极限值以上。这是因为多个支柱118是以相同的工艺加工。因此，在半导体装置151中，对阶面111的例如沿着X方向的长度Lx追加距离dP(dP＝(dP/2)×2)。

相对于此，第1实施方式的半导体装置150中，在沿着X方向相邻的阶面111间排列的支柱118与支柱118之间，设置阶差112及接触部123。因此，不对阶面111的例如沿着X方向的长度Lx追加距离dP。因此，与半导体装置151相比，能够缩短阶面111的例如沿着X方向的长度Lx。因此，根据第1实施方式，能够使阶梯构造部2微细化。

图12是阶梯构造部2的示意俯视图。在图12中，表示了第1实施方式的半导体装置150与第1实施方式的第1变化例的半导体装置152。

如图12所示，第1实施方式的半导体装置150包含第1列130-1及第2列130-2。第1列130-1及第2列130-2包含多个支柱118。第1列130-1及第2列130-2沿着阶面111排列的方向(X方向)延伸。相邻的阶面111的多个支柱118(在该例中，为相邻的2个阶面111的4个支柱)在俯视时呈矩形状配置。矩形状的配置图案在阶梯构造部2中，沿着X方向重复。接触部123设置在矩形中。

相对于此，第1实施方式的第1变化例的半导体装置152中，多个支柱118的俯视的配置与第1实施方式不同。

半导体装置152中，多个支柱118在俯视时呈平行四边形状配置。平行四边形状的配置图案在阶梯构造部2中，沿着X方向重复。接触部123设置在平行四边形中。

这样，多个支柱118也可以配置成平行四边形状。在半导体装置152中，距离dP产生于将位于平行四边形的对角的支柱118彼此连结的线上。因此，与半导体装置150同样地，不对阶面111的例如沿着X方向的长度Lx追加距离dP。因此，在半导体装置152中，也能够使阶梯构造部2微细化。

图13是阶梯构造部2的示意俯视图。在图13中，表示了第1实施方式的第2变化例的半导体装置153。

如图13所示，第2变化例的半导体装置153中，接触部123的平面形状与第1实施方式的半导体装置150不同。半导体装置153之接触部123的平面形状为椭圆。

在第2变化例中，椭圆的长轴131沿着Y方向延伸。如果将接触部123的平面形状设为椭圆，那么与圆、例如正圆相比，能够增大接触部123与电极层(SGD、WL、SGS)的接触面积。因此，能够使电极层(SGD、WL、SGS)与接触部123的接触电阻降低。如果使阶面111微细化，那么接触部123也会缩小，从而接触面积变小。然而，根据半导体装置153，即便在使阶面111微细化的情况下，也能够抑制接触面积的缩小。因此，根据第2变化例，能够抑制电极层(SGD、WL、SGS)与接触部123的接触电阻的增加。

图14是阶梯构造部2的示意俯视图。在图14中，表示了第1实施方式的第3变化例的半导体装置154。

如图14所示，第3变化例的半导体装置154中，接触部123的平面形状与第1变化例的半导体装置152不同。半导体装置154之接触部123的平面形状为椭圆。在第3变化例中，椭圆的长轴131沿着Y方向延伸。

像第3变化例的半导体装置154那样，也可以将第1变化例的半导体装置152的接触部123的平面形状设为椭圆。

图15是阶梯构造部2的示意俯视图。在图15中，表示了第1实施方式的第4变化例的半导体装置155。

如图15所示，第4变化例的半导体装置155中，椭圆状的接触部123的长轴方向从Y方向倾斜的情况与第3变化例的半导体装置154不同。在第4变化例中，椭圆的短轴132沿着支柱118的对角线133。由此，椭圆的长轴方向从Y方向倾斜。在阶面111中，处于对角的支柱118彼此之间的空间狭窄。因此，如果使椭圆的短轴132沿着对角线133延长，那么与短轴132不沿着对角线133的情况相比，能够设置更大的椭圆状的接触部123。

像第4变化例的半导体装置155那样，椭圆状的接触部123的长轴方向也可以从Y方向倾斜。

图16是第2实施方式的半导体装置的存储单元阵列1及阶梯构造部2的示意俯视图。图17是沿着图16中的17-17线的示意剖视图。

如图16及图17所示，第2实施方式中，设置支柱118的位置与第1实施方式不同。在第2实施方式中，支柱118落在阶差112而设置。支柱118经由相邻的2个阶面111而到达至例如衬底10。支柱118的平面形状例如为椭圆状。

图18是将图17中的框18内放大表示的示意剖视图。在图18中，表示了3个构造体110。在图18中，为了方便起见，称为第1构造体110-1、第2构造体110-2、及第3构造体110-3。

如图18所示，第1构造体110-1例如隔着最下层绝缘体40-0而设置在衬底10上。第1构造体110-1包含电极层SGS及绝缘体40-1。绝缘体40-1设置在电极层SGS上。第1构造体110-1在绝缘体40-1的表面具有第1阶面111-1。

第2构造体110-2在第1构造体110-1上，设置在除第1阶面111-1上以外的部分。第2构造体110-2包含电极层WL0及绝缘体40-2。绝缘体40-2设置在电极层WL0上。第2构造体110-2在绝缘体40-2的表面具有第2阶面111-2。在第1阶面111-1与第2阶面111-2之间，存在第1阶差112-1。

第3构造体110-3在第2构造体110-2上，设置在除第2阶面111-2上以外的部分。第3构造体110-3包含电极层WL1及绝缘体40-3。绝缘体40-3设置在电极层WL1上。第3构造体110-3在绝缘体40-3的表面具有第3阶面111-3。在第2阶面111-2与第3阶面111-3之间，存在第2阶差112-2。

在第1阶面111-1、第2阶面111-2、及第3阶面111-3上，设置着第1绝缘层115。

在图18所示的部分中，第2孔HR2设置在第1绝缘层115、第1构造体110-1、及第2构造体110-2内。第2孔HR2经由第1阶面111-1、第1阶差112-1、及第2阶面111-2而到达至衬底10。第2支柱118-2设置在第2孔HR2内。第3孔HR3设置在第1绝缘层115、第1构造体110-1、第2构造体110-2、及第3构造体110-3内。第3孔HR3经由第2阶面111-2、第2阶差112-2、及第3阶面111-3而到达至衬底10。第3支柱118-3设置在第3孔HR2内。

在图18所示的部分中，第1接触孔CC1设置在第1绝缘层115及绝缘体40-1内。第1接触孔CC1经由第1阶面111-1而到达至电极层SGS。第1接触部123-1设置在第1接触孔CC1内。第1接触部123-1经由第1阶面111-1而与电极层SGS电连接。第2接触孔CC2设置在第1绝缘层115及绝缘体40-2内。第2接触孔CC2经由第2阶面111-2而到达至电极层WL0。第2接触部123-2设置在第2接触孔CC2内。第2接触部123-2经由第2阶面111-2而与电极层WL0电连接。第2接触孔CC2设置在第1绝缘层115及绝缘体40-2内。第3接触孔CC3经由第3阶面111-3而到达至电极层WL1。第3接触部123-3设置在第3接触孔CC3内。第3接触部123-3经由第3阶面111-3而与电极层WL1电连接。

像第2实施方式那样，也可以将支柱118落在阶差112而设置，支柱118也可以经由相邻的2个阶面111而到达至例如衬底10。在第2实施方式中，也与第1实施方式同样地，能够使阶梯构造部2微细化。

图19是阶梯构造部2的示意俯视图。在图19中，表示了第2实施方式的半导体装置156与第2实施方式的第1变化例的半导体装置157。

如图19所示，第2实施方式的半导体装置156中，多个支柱118在俯视时呈矩形状配置。矩形状的配置图案在阶梯构造部2中，沿着X方向重复。接触部123设置在矩形中。

相对于此，第2实施方式的第1变化例的半导体装置157中，多个支柱118在俯视时呈平行四边形状配置。平行四边形状的配置图案在阶梯构造部2中，沿着X方向重复。接触部123设置在平行四边形中。

像半导体装置157那样，多个支柱118也可以配置成平行四边形状。在半导体装置157中，也能够使阶梯构造部2微细化。

图20是阶梯构造部2的示意俯视图。在图20中，表示了第2实施方式的第2变化例的半导体装置158。

如图20所示，第2变化例的半导体装置158为将接触部123的平面形状设为椭圆的例子。在第2变化例中，椭圆的长轴131沿着Y方向延伸。

像半导体装置158那样，在第2实施方式中，接触部123的平面形状也可以为椭圆。根据第2实施方式的第2变化例，能够使阶梯构造部2微细化。进而，能够抑制电极层(SGD、WL、SGS)与接触部123的接触电阻的增加。

图21是阶梯构造部2的示意俯视图。在图21中，表示了第2实施方式的第3变化例的半导体装置159。

如图21所示，第3变化例的半导体装置159是将第1变化例的半导体装置157的接触部123的平面形状设为椭圆的例子。在第3变化例中，椭圆的长轴131沿着Y方向延伸。

像半导体装置159那样，在第2实施方式的第1变化例中，接触部123的平面形状也可以设为椭圆。

图22是阶梯构造部2的示意俯视图。在图22中，表示了第2实施方式的第4变化例的半导体装置160。

如图22所示，第2实施方式的第4变化例的半导体装置160中，椭圆状的接触部123的长轴方向从Y方向倾斜的情况与第3变化例的半导体装置159不同。在第4变化例中，多个支柱118在俯视时呈平行四边形配置。例如，在第4变化例中，椭圆的长轴131与将第1列130-1的支柱118及第2列130-2的支柱118连结的边134平行地配置。边134例如跨越阶差112。

这样，半导体装置160中，椭圆的长轴131也可以从Y方向倾斜。

以上，根据实施方式，能够使阶梯构造部2微细化。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意图限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能够在不脱离发明主旨的范围内，进行各种省略、替换、变更。这些实施方式或实施方式的变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。