一种兼容式设计方法及电路与流程

本发明涉及电子技术领域，尤其涉及一种兼容式设计方法及电路。

背景技术：

在标准MICRO_USB终端上，因USB只有5个引脚(英文：PIN)(注：5个PIN分别为VBUS\D+\D-\ID\GND)，无法同时兼容OTG功能、三段式耳机功能、四段式耳机功能和MICRO_USB_5PIN式耳机功能，即标准MICRO_USB终端有能实现三段式耳机功能和四段式耳机功能，但不能实现OTG功能或MICRO_USB_5PIN式耳机功能；或者，能实现OTG功能和四段式耳机功能，但不能实现三段式耳机功能或MICRO_USB_5PIN式耳机功能等。

技术实现要素：

本发明实施例公开了一种兼容式设计方法及电路，能够实现OTG功能、三段式耳机功能、四段式耳机功能和MICRO_USB_5PIN式耳机功能的兼容。

本发明实施例第一方面公开了一种兼容式设计方法，应用于支持MICRO_USB标准的终端，包括：

检测插入所述终端的数据线身份标识号ID对应的ID脚电压是否为预设电压阈值，其中所述数据线包括OTG线、三段式耳机线、四段式耳机线和MICRO_USB_5PIN式耳机线；

若检测所述ID脚电压为所述预设电压阈值，则根据输入的选择触发指令，选择触发启动所述三段式耳机线或所述OTG线工作；

若检测所述ID脚电压不为所述预设电压阈值，则判断是否触发启动所述四段式耳机线工作或所述MICRO_USB_5PIN式耳机线工作。

本发明实施例第二方面公开了一种兼容式设计电路，应用于支持MICRO_USB标准的终端，所述兼容式设计电路包括通用串行总线USB接口单元、中央处理器CPU控制单元、OTG功能开关控制单元和OTG与耳机功能单元，其中：

所述USB接口单元的第一端连接所述CPU控制单元以及所述USB接口单元的第二端连接所述OTG与耳机功能单元的第一端，所述OTG与耳机功能单元的第二端连接所述CPU控制单元；

所述OTG功能开关控制单元连接所述CPU控制单元；

所述USB接口单元用于采集插入所述终端接口的数据线的身份标识号ID对应的ID脚电压，其中所述数据线包括OTG线、三段式耳机线、四段式耳机线和MICRO_USB_5PIN式耳机线，并将所述ID脚电压发送给所述CPU控制单元，所述CPU控制单元用于检测所述ID脚电压是否为预设电压阈值，若检测所述ID脚电压为所述预设电压阈值，则根据输入的选择触发指令选择触发启动所述三段式耳机线或所述OTG线工作；

若检测所述ID脚电压不为所述预设电压阈值，则判断触发启动所述四段式耳机线工作或所述MICRO_USB_5PIN式耳机线工作。

本发明实施例第三方面公开了一种支持MICRO_USB标准的终端，所述终端包括所述的兼容式设计方法和所述的兼容式设计电路。

本发明实施例中，中央处理器CPU检测插入该终端的数据线身份标识号ID对应的ID脚电压是否为预设电压阈值，其中该数据线包括OTG线、三段式耳机线、四段式耳机线和MICRO_USB_5PIN式耳机线；若检测该ID脚电压为该预设电压阈值，则根据输入的选择触发指令，选择触发启动该三段式耳机线或该OTG线工作；若检测该ID脚电压不为该预设电压阈值，则判断触发启动该四段式耳机线工作或该MICRO_USB_5PIN式耳机线工作。可见，实施本发明实施例，能够同时实现OTG功能、三段式耳机功能、四段式耳机功能和MICRO_USB_5PIN式耳机线功能的兼容。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例公开的一种兼容式设计方法的流程示意图；

图1(a)是本发明实施例公开的一种三段式耳机插头的示意图；

图1(b)是本发明实施例公开的一种带有U盘的OTG线的示意图；

图1(c)是本发明实施例公开的一种四段式耳机插头的示意图；

图1(d)是本发明实施例公开的一种MICRO_USB_5PIN式耳机插头的示意图；

图1(e)是本发明实施例公开的一种在终端屏幕上显示的模式选择提示窗口的示意图；

图2是本发明实施例公开的一种兼容式设计电路的示意图；

图2(a)是本发明实施例公开的一种USB接口单元的电路示意图；

图2(b)是本发明实施例公开的一种OTG与耳机功能单元的电路示意图；

图2(c)是本发明实施例公开的一种OTG功能开关控制单元的电路示意图；

图2(d)是本发明实施例公开的一种MICRO_5PIN_USB耳机转接口的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本发明实施例公开了一种兼容式设计方法及电路，能够实现OTG功能、三段式耳机功能和四段式耳机功能的兼容。以下分别进行详细说明。

请参见图1，图1为本发明实施例公开的一种兼容式设计方法的流程示意图。如图1所示，该兼容式设计方法可以包括以下步骤。

S101、中央处理器CPU获取插入该终端的数据线身份标识号ID对应的ID脚电压，其中该数据线包括OTG线、三段式耳机线、四段式耳机线和MICRO_USB_5PIN式耳机线。

S102、该CPU检测该ID脚电压是否为预设电压阈值，若检测该ID脚电压为该预设电压阈值，则执行步骤S103，反之则执行步骤S104。

本发明实施例中，该终端可以包括运行Android操作系统、iOS操作系统、Windows操作系统或其他操作系统的用户设备，例如移动电话、移动电脑、平板电脑、个人数字助理(Personal Digital Assistant,PDA)等。

如图1(a)所示的三段式耳机线插头，该三段式耳机线插头可以分为三节，从左到右依次为电线接地端GND、右声道和左声道，当该三段式耳机插头插入终端时，该GND端可以连接终端主板上的某个芯片比如芯片J107，其中，该GND端可以连接该芯片J107的ID引脚，因此，本实施例中的该三段式耳机线身份标识号ID对应的ID脚电压可以理解为该芯片J107的ID引脚的电压。同理该OTG线身份标识号ID对应的ID脚电压也可以理解为当该OTG线插入终端时，与该OTG线的GND端相连的芯片J107的ID引脚的电压，同理可以理解该四段式耳机线身份标识号ID对应的ID脚电压和该MICRO_USB_5PIN式耳机线身份标识号ID对应的ID脚电压等，在此不再赘述。其中，该OTG线、该四段式耳机线的实物图和该该MICRO_USB_5PIN式耳机线可以分别如图1(b)、图1(c)和图1(d)所示。

其中，标准三段式耳机线和OTG线的ID为接地，因此本实施例中该预设电压阈值可以为0V，但是在实际应用中，还可以根据实际情况对该预设电压阈值进行设定，本发明实施例不作限定。

S103、该CPU根据输入的选择触发指令，选择触发启动该三段式耳机线或该OTG线工作。

在步骤S102中若检测到该ID脚电压为该0V，该CPU可以生成选择提示信息，其中该选择提示信息可以为选择提示窗口，该CPU可以在终端屏幕上弹出该选择提示窗口，如图1(e)所示，该窗口可以用于提示用户选择OTG模式或耳机模式，当用户点击该窗口中的OTG模式，则该CPU接收用户输入的该选择触发指令即用户点击该窗口中的OTG模式，触发启动该OTG线工作，同理，若用户点击该窗口中的耳机模式，则该CPU接收用户输入的该选择触发指令即用户点击该窗口中的耳机模式，触发启动该三段式耳机线工作等；或者，该选择提示信息还可以为语音提示信息，比如该语音提示信息可以为“请您进行模式选择，选择OTG模式请语音输入1，选择耳机模式请语音输入2”，若用户通过终端的麦克风语音输入1，则该CPU接收用户输入的该选择触发指令即用户通过终端的麦克风语音输入1，触发启动该OTG线工作，同理，若用户通过终端的麦克风语音输入2，则该CPU接收用户输入的该选择触发指令即用户通过终端的麦克风语音输入2，触发启动该三段式耳机线工作等。

S104、该CPU判断触发启动该四段式耳机线工作或该MICRO_USB_5PIN式耳机线工作。

可选的，在步骤S101中若检测到该ID脚电压不为该0V，则该CPU可以检测该ID脚电压的变化范围，若检测该ID脚电压的变化范围在第一预设电压变化范围之内，则触发启动该四段式耳机线工作。

该ID脚电压的变化范围可以理解为从该数据线未插入该终端时该ID脚电压到在该数据线插入该终端时该ID脚电压的变化情况。本实施例中该第一预设电压变化范围可以设为1.8V至0.5V。但是在实际应用中，还可以根据实际情况对该第一预设电压变化范围进行设定，本发明实施例不作限定。比如，当该数据线未插入该终端时该ID脚电压为1.8V，当该数据线插入该终端时该ID脚电压的电压为0.5V，则该CPU可以检测该ID脚电压的变化范围在第一预设电压变化范围之内，则触发启动该四段式耳机线工作等。

可选的，在步骤S102中若检测到该ID脚电压不为该0V，则该CPU可以检测该ID脚电压的变化范围，若检测该ID脚电压的变化范围在第二预设电压变化范围之内，则触发启动该MICRO_USB_5PIN式耳机线工作。

该ID脚电压的变化范围可以理解为从该数据线未插入该终端时该ID脚电压到在该数据线插入该终端时该ID脚电压的变化情况。本实施例中该第二预设电压变化范围可以设为1.8V至0V。但是在实际应用中，还可以根据实际情况对该第二预设电压变化范围进行设定，本发明实施例不作限定。比如，当该数据线未插入该终端时该ID脚电压为1.8V，当该数据线插入该终端时该ID脚电压的电压为0V，该CPU可以检测该ID脚电压的变化范围在第二预设电压变化范围之内，则触发启动该MICRO_USB_5PIN式耳机线工作等。

需要说明的是，该第一预设电压变化范围和该第二预设电压变化范围可以不同，即表示该第一预设电压变化范围的第一起始数值和第一终止数值与表示该第二预设电压变化范围的第二起始数值和第二终止数值可以不同时对应相同，即该第一起始数值和该第二起始数值与该第一终止数值和该第二终止数值可以不同时对应相同等。比如，若该第一预设电压变化范围为1.8V至0.5V，则该第一起始数值为1.8V，该第一终止数值为0.5V，若该第二起始数值为1.8V，则该第二终止数值可以不为0.5V等。

在图1所描述的方法中，中央处理器CPU检测插入该终端的数据线身份标识号ID对应的ID脚电压是否为预设电压阈值，其中该数据线包括OTG线、三段式耳机线和四段式耳机线；若检测该ID脚电压为该预设电压阈值，则根据输入的选择触发指令，选择触发启动该三段式耳机线或该OTG线工作；若检测该ID脚电压不为该预设电压阈值，则判断是否触发启动该四段式耳机线工作。可见，实施图1描述的方法，能够实现OTG功能、三段式耳机功能和四段式耳机功能的兼容。

请参见图2，图2为本发明实施例公开的一种兼容式设计电路的示意图。如图2所示，该兼容式设计电路包括通用串行总线USB接口单元、中央处理器CPU控制单元、OTG功能开关控制单元和OTG与耳机功能单元，其中：

该USB接口单元的第一端连接该CPU控制单元以及该USB接口单元的第二端连接该OTG与耳机功能单元的第一端，该OTG与耳机功能单元的第二端连接该CPU控制单元；

该OTG功能开关控制单元连接该CPU控制单元和该USB接口单元；

该USB接口单元用于采集插入该终端接口的数据线的身份标识号ID对应的ID脚电压，其中该数据线包括OTG线、三段式耳机线、四段式耳机线和MICRO_USB_5PIN式耳机线，并将该ID脚电压发送给该CPU控制单元，该CPU控制单元用于检测该ID脚电压是否为预设电压阈值，若检测该ID脚电压为该预设电压阈值，则根据输入的选择触发指令选择触发启动该三段式耳机线或该OTG线工作；

若检测该ID脚电压不为该预设电压阈值，则判断触发启动该四段式耳机线工作或该MICRO_USB_5PIN式耳机线工作。

具体的，若该CPU控制单元检测该ID脚电压的变化范围在第一预设电压变化范围之内，则触发启动该OTG与耳机功能单元以启动该四段式耳机线工作，若该CPU控制单元检测该ID脚电压的变化范围在第二预设电压变化范围之内，则触发启动该OTG与耳机功能单元以启动该MICRO_USB_5PIN式耳机线工作。

本实施例中该预设电压阈值可以为0V。该第一预设电压变化范围可以设为1.8V至0.5V。该第二预设电压变化范围可以设为1.8V至0V。但是在实际应用中，还可以根据实际情况对该预设电压阈值、该第一预设电压变化范围和该第二预设电压变化范围进行设定，本发明实施例不作限定。

具体的，当该CPU控制单元检测该ID脚电压为该预设电压阈值即0V时，该CPU控制单元则生成选择提示信息，其中该选择提示信息可以为选择提示窗口，该选择提示窗口可以在该在终端屏幕上弹出，该选择提示窗口可以包括OTG模式选择按键和耳机模式选择按键，若当用户点击选择该OTG模式选择按键时，该CPU控制单元根据用户点击的选择该OTG模式选择按键作为该选择触发指令，从而控制该OTG功能开关控制单元导通，以触发启动该OTG线工作(即通过OTG线将如图1(b)中OTG线一端的U盘中的数据传递给CPU)；若当用户点击选择该耳机模式选择按键时，则触发启动该三段式耳机线工作等。

可选的，该USB接口单元可以参见图2(a)，如图2(a)所示，该USB接口单元可以包括芯片J107，该芯片J107的引脚包括1脚至5脚，该USB接口单元的第一端包括该芯片J107的1脚，该USB接口单元的第二端包括该芯片J107的2脚和3脚，其中，该芯片J107的1脚连接该CPU控制单元，该芯片J107的4脚连接所述OTG功能开关控制单元，以及该芯片J107的2脚和3脚连接该OTG功能开关控制单元的第一端，该芯片J107的5脚接地。

其中，该USB接口单元还包括第一稳压二极管D1、第二稳压二极管D2、第三稳压二极管D3和第一电容C1，该第一稳压二极管D1的阴极连接该芯片J107的1脚，该第一稳压二极管D1的阳极接地；该第二稳压二极管D2的阴极连接该芯片J107的2脚，该第二稳压二极管D2的阳极接地；该第三稳压二极管D3的阴极连接该芯片J107的3脚，该第一稳压二极管D1的阳极接地；该第一电容C1的一端连接该芯片J107的1脚，该第一电容C1的另一端接地。

可选的，该第一稳压二极管D1可以包括至少一个稳压二极管，该至少一个稳压二极管的阴极连接该芯片J107的1脚，该至少一个稳压二极管的阳极接地。

本实施例中涉及到的稳压二极管可以用来稳定电压，起静电保护作用，本实施例涉及到的电容可以起滤波作用等。

可选的，该OTG与耳机功能单元可以参见图2(b)，如图2(b)所示，该OTG与耳机功能单元可以包括芯片SGM7227，该芯片SGM7227的引脚包括1脚至10脚，该OTG与耳机功能单元的第一端包括该芯片SGM7227的1脚和2脚，该OTG与耳机功能单元的第二端包括该芯片SGM7227的4脚、5脚、6脚、7脚和10脚，其中，该芯片SGM7227的1脚连接该芯片J107的3脚，以及该芯片SGM7227的2脚连接该芯片J107的2脚，该SGM7227的4脚、5脚、6脚、7脚和10脚连接该CPU控制单元，该SGM7227的9脚接电源，该SGM7227的3脚和8脚接地。

其中，该OTG与耳机功能单元还可以包括第一电阻R1、第二电阻R2、第二电容C2、第三电容C3和第四电容C4，该第一电阻R1的一端连接该CPU控制单元，该第一电阻R1的另一端连接该芯片SGM7227的10脚，该第二电阻R2的一端连接该芯片SGM7227的10脚，该第二电阻R2的另一端接地；该第二电容C2的一端连接该芯片SGM7227的9脚，该第二电容C2的另一端接地；该第三电容C3的一端连接该芯片SGM7227的5脚，该第三电容C3的另一端接地；该第四电容C4的一端连接该芯片SGM7227的4脚，该第四电容C4的另一端接地。

本实施例中，电阻R1、R2可以分别用至少一个并联或串联电阻的组合表示等，同理电容C2、C3和C4也可以用至少一个并联或串联电容的组合表示。其中电阻R1、R2在本实施例中可以作为下拉电阻，电容C2、C3和C4在本实施例中起滤波作用。

可选的，该OTG功能开关控制单元可以参见图2(c)，如图2(c)所示，该OTG功能开关控制单元可以包括芯片SGM3157YC6，该芯片SGM3157YC6的引脚包括1脚至6脚，其中，该SGM3157YC6的1脚、3脚和6脚连接该CPU控制单元，该芯片SGM3157YC6的4脚接该芯片J107的4脚，该芯片SGM3157YC6的5脚接电源，该芯片SGM3157YC6的2脚接地。

可以理解，该芯片J107作为USB接口单元，该芯片J107的4脚可以用于采集插入终端USB接口中的数据线所采集的麦克风信号，该芯片SGM3157YC6的4脚与该芯片J107的4脚连接可以将采集到的该麦克风信号传递给该芯片SGM3157YC6，再通过SGM3157YC6的3脚将该麦克风信号传递给该CPU控制单元以对该麦克风信号进行分析。可选的，如图2(c)所示，该OTG功能开关控制单元还可以包括第三电阻R3，该第三电阻R3的一端连接该芯片SGM3157YC6的3脚，该第三电阻R3的另一端连接SGM3157YC6的4脚等。

需要说明的是，在图2(a)、图2(b)和图2(c)中出现用于标识信号线的标识VBUS、USB_DM_EARPHONEL_P0、USB_DP_EARPHONEL_P0、HP_MIC_FPC1、VSYS、USB_DP、USB_DM、HEADSET_R、HEADSET_L、USB_ID、HP_MIC_FPC、USB_HEADSET_CTRL_EN等，其中在图2(a)、图2(b)和图2(c)相同标识的信号线可以相互连接。

本实施例可以结合在图2(a)、图2(b)和图2(c)进行综合分析：OTG线(带U盘)插入终端时，图2(a)USB接口单元中信号线HP_MIC_FPC1这时的ID脚的电压变化。通过CPU判断为OV(OTG线标准ID为接地)，此时有主芯片CPU发出选择提示窗口(因为OTG线标准ID和三段式耳机线标准ID都为接地)：请选择(二选一)：OTG模式、耳机模式。此时客户选择OTG模式之后，CPU再根据判断发出指令来控制图2(c)OTG功能开关控制单元的USB_HEADSET_CTRL_EN为高电平，图2(c)通过开关把1脚和4脚导通(注：初始时，图2(c)中的3脚和4脚开关导通)，导通后的USB_ID为0V，这时CPU通过再判断，信号线VBUS输出高电平5V，当信号线VBUS为5V后可以控制图2(b)中信号线USB_DP、USB_DM同USB_DP_EARPHONER_P0、USB_DP_EARPHONEL_P0导通。因此，本实施例可以将图2(a)中信号线USB_DP_EARPHONER_P0、USB_DM_EARPHONEL_P0采集的数据通过图2(b)的信号线USB_DP和USB_DM传递给CPU，从而实现OTG功能。

若用户选择耳机模式之后，CPU判断为耳机插入，信号线VBUS输出低电平，此时图2(b)中的信号线USB_DP_EARPHONER_P0、USB_DP_EARPHONEL_P0同HEADSET_R、HEADSET_L相通。因此，本实施例可以将图2(a)中信号线USB_DP_EARPHONER_P0、USB_DM_EARPHONEL_P0采集的数据通过图2(b)的信号线HEADSET_R和HEADSET_L传递给CPU，从而实现三段式耳机功能。

当MICRO_5PIN_USB耳机转接口(可以参见图2(d))插入时，再插入耳机，三段式耳机或四段式耳机。(1)、插入耳机转接口后，再插入三段式耳机：图2(a)USB接口单元中信号线HP_MIC_FPC1的ID脚的电压变化。通过CPU判断为OV(OTG线标准ID为接地)，此时有主芯片CPU发出选择提示窗口：请选择(二选一)：OTG模式、耳机模式。若用户选择耳机模式之后，CPU判断为耳机插入，信号线VBUS输出低电平，此时图2(b)中的信号线USB_DP_EARPHONER_P0、USB_DP_EARPHONEL_P0同HEADSET_R、HEADSET_L相通。因此，本实施例可以将图2(a)中信号线USB_DP_EARPHONER_P0、USB_DM_EARPHONEL_P0采集的数据通过图2(b)的信号线HEADSET_R和HEADSET_L传递给CPU，从而实现三段式耳机功能；(2)、插入耳机转接口后，再插入四段式耳机时，图2(a)USB接口单元中信号线HP_MIC_FPC1的ID脚的电压变化(即该ID脚电压的变化范围在该第一预设电压变化范围之内)，CPU控制信号线VBUS输出低电平，此时图2(b)中的信号线USB_DP_EARPHONER_P0、USB_DP_EARPHONEL_P0同HEADSET_R、HEADSET_L相通。因此，本实施例可以将图2(a)中信号线USB_DP_EARPHONER_P0、USB_DM_EARPHONEL_P0采集的数据通过图2(b)的信号线HEADSET_R和HEADSET_L传递给CPU，从而实现四段式耳机功能。

当MICRO_USB_5PIN式耳机插入时，图2(a)USB接口单元中信号线HP_MIC_FPC1的ID脚的电压变化(即该ID脚电压的变化范围在该第二预设电压变化范围之内)，CPU控制信号线VBUS输出低电平，此时图2(b)中的信号线USB_DP_EARPHONER_P0、USB_DP_EARPHONEL_P0同HEADSET_R、HEADSET_L相通。因此，本实施例可以将图2(a)中信号线USB_DP_EARPHONER_P0、USB_DM_EARPHONEL_P0采集的数据通过图2(b)的信号线HEADSET_R和HEADSET_L传递给CPU，从而实现MICRO_USB_5PIN式耳机功能。

可见，实施图2描述的兼容式设计电路，可以实现OTG功能、三段式耳机功能和四段式耳机功能的兼容。

本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质包括只读存储器(Read-Only Memory，ROM)、随机存储器(Random Access Memory，RAM)、可编程只读存储器(Programmable Read-only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、一次可编程只读存储器(One-time Programmable Read-Only Memory，OTPROM)、电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。

以上对本发明实施例公开的一种兼容式设计方法及电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上该，本说明书内容不应理解为对本发明的限制。