应用于集成电路的运作记录电路及其运作方法
【技术领域】
[0001]本发明是有关于一种运作记录电路，且特别是有关于一种应用于集成电路的运作记录电路及其运作方法。
【背景技术】
[0002]在高科技时代,集成电路(Integrated circuit, IC)的需求大为增加,每日均有数以亿计的集成电路被制造出来，其中封装及测试为IC工艺的重要环节。当集成电路封装制造完成后，通常会再经过功能测试检验，以确定所制造的集成电路的功能是否正常。当集成电路的功能异常时，工程师通常会检视集成电路的设计，以确认造成功能异常的原因。然而，集成电路的功能异常不一定是电路设计所造成，但在无其他信息的环境下，工程师无法判定电路设计外的问题，因而可能造成集成电路无法如期完成。此外，若以测试装置针对集成电路的运作状态进行监测，则需花上述测试的时间及人力，会影响整体成本，并且上述测试无法进行全面性的测试。
【发明内容】
[0003]本发明实施例提供一种应用于集成电路的运作记录电路及其运作方法，可依据集成电路的运作状态产生对应的监测记录。
[0004]本发明实施例中的运作记录电路，包括一接脚监测单元、一存储单元、一数据写入单元、一模式验证单元及一数据倾印单元。接脚监测单元耦接第一接脚，以监测第一接脚且对应地提供一监测信号。数据写入单元耦接接脚监测单元及存储单元，用以接收监测信号，并且依据监测信号写入一个或多个监测记录于存储单元。模式验证单元耦接第二接脚，并且在经由第二接脚接收一测试倾印指令后对应地提供一倾印控制信号。一数据倾印单元耦接第二接脚、存储单元及模式验证单元，以接收倾印控制信号，且依据倾印控制信号决定是否将存储单元中的这些监测记录经由第二接脚输出。
[0005]本发明实施例的运作记录电路的运作方法，包括下列步骤:通过一接脚监测单元监测集成电路的至少一第一接脚且对应地提供一监测信号。通过一数据写入单元将对应监测信号的一个或多个监测记录写入于一存储单元中。当集成电路的至少一第二接脚接收一测试倾印指令后，通过一模式验证单元对应地提供一倾印控制信号。以及，通过一数据倾印单元且依据倾印控制信号决定是否将存储单元中的这些监测记录经由至少一第二接脚输出。
【附图说明】
[0006]图1为依据本发明第一实施例的集成电路的系统示意图；
[0007]图2为依据本发明第二实施例的集成电路的系统示意图；
[0008]图3为依据本发明第三实施例的集成电路的系统示意图；
[0009]图4为依据本发明第四实施例的集成电路的系统示意图；
[0010]图5为依据本发明第五实施例的集成电路的系统示意图；
[0011]图6为依据本发明第六实施例的集成电路的系统示意图；
[0012]图7为依据本发明一实施例的应用于集成电路的运作记录电路的运作方法的流程图。
[0013]符号说明:
[0014]10、10a、10b、10c、1cU1e:集成电路
[0015]11:主功能电路
[0016]12:输入输出控制单元
[0017]100、200、300、400、500、600:运作记录电路
[0018]110:接脚监测单元
[0019]120、210、410、510、610:数据写入单元
[0020]130,310:存储单元
[0021]140:模式验证单元
[0022]150:数据倾印单元
[0023]420、620:时序单元
[0024]520,630:触发单元
[0025]⑶P:测试倾印指令
[0026]CKM:监测时序信号
[0027]CTD:倾印控制信号
[0028]FM:监测旗标
[0029]PAl ?PAruPB:接脚
[0030]RMD:监测记录
[0031]SH:接脚锁定信号
[0032]SMR:监测信号
[0033]STM:监测触发信号
[0034]S710、S720、S730、S740、S750、S760、S770、S780:步骤
【具体实施方式】
[0035]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
[0036]图1为依据本发明第一实施例的集成电路的系统示意图。请参照图1，在本实施例中，集成电路10至少包括主功能电路11、输入输出控制单元12、接脚PAl?PAn (对应第一接脚)、接脚PB (对应第二接脚)及运作记录电路100，其中η为一正整数。输入输出控制单元12耦接主功能电路11、接脚PAl?PAn及PB，可受控于主功能电路11以设定接脚PAl?PAn及PB的输入输出状态，并且可作为主功能电路11与接脚PAl?PAn及PB之间的传输路径。在一实施例中，PAl?PAn及/或PB可为一多功能(Mult1-funct1n)接脚，可依据其所接收到的指令决定其状态。
[0037]运作记录电路100可包括接脚监测单元110、数据写入单元120、存储单元130、模式验证(Mode Verificat1n)单元140及数据倾印/转储(Dump)单元150。其中，存储单元130至少包括一非挥发性存储器，例如快闪存储器(Flash memory)、阻抗性随机存取存储器(RRAM)、铁电随机存取存储器(Ferroelectric Random Access Memory, FeRAM)、磁性随机存取存储器(Magnetoresistive Random Access Memory, MRAM)、相变式随机存取存储器(Phase change memory, PRAM)、导电桥接随机存取存储器(Conductive bridge RAM,CBRAM ),但本发明实施例不以此为限。
[0038]在本实施例中，接脚监测单元110可耦接接脚PAn，以监测接脚PAn上的运作历程，例如监测电压准位、电流准位或其他信息(如控制信号、数据信号等)，以及相关准位或信息的变化(例如随着时间的变化情形)，且依据监控结果对应地提供监测信号SMR。在一实施例中，前述的控制、数据信号或其变化，亦可通过电压、电流准位，或电压电流准位的变化等方式呈现。数据写入单元120耦接接脚监测单元110及存储单元130，用以接收监测信号SMR,并且依据监测信号SMR写入一个或多个监测记录RMD于存储单元130中。模式验证单元140耦接接脚PB、输入输出控制单元12、数据写入单元120及数据倾印单元150，并且提供倾印控制信号CTD至数据倾印单元150，以及提供一接脚锁定信号SH至输入输出控制单元12。数据倾印单元150耦接接脚PB、存储单元130及模式验证单元140，以接收倾印控制信号CTD。
[0039]当模式验证单元140未通过接脚PB接收到测试倾印指令⑶P时,表示集成电路10未进入测试模式，模式验证单元140可禁能倾印控制信号CTD，以使数据倾印单元150处于闲置状态(亦即不进行数据读取)，并且禁能接脚锁定信号SH，以使输入输出控制单元12为正常运作。当模式验证单元140通过接脚PB接收到测试倾印指令CDP时，表示集成电路10即将进入测试模式，模式验证单元140可使能倾印控制信号CTD，以使数据倾印单元150处于运作状态(亦即准备进行数据读取)，并且使能接脚锁定信号SH，以使输入输出控制单元12进入闲置状态(例如输入输出控制单元12可被禁能)，致使接脚PB的电压准位可不受主功能电路11或其他电路的影响。此时，数据倾印单元150可读取存储单元130中所有的监测记录RMD，并且通过接脚PB输出至外部的测试装置(例如逻辑分析仪)。在其他实施例中，接脚监测单元110还耦接接脚PB，以监测接脚PB上的运作历程，例如监测电压准位或其他信息(如控制信号、数据信号等)以及相关准位或信息的变化(例如随着时间的变化情形)，并可如同前述实施例所述，依据监控结果对应地提供监测信号SMR。数据写入单元120用以接收监测信号SMR，并可依据监测信号SMR写入多个监测记录RMD于存储单元130中。在此实施例中，当模式验证单元140通过接脚PB接收到测试倾印指令CDP时,表示集成电路10即将进入测试模式，则如前所述，接脚PB将作为一个输出接脚(Output pin)，以将监测记录RMD输出至外部。
[0040]在本发明的一实施例中，当存储单元130中的监测记录RMD全部未被读取或部分未被读取时，模式验证单元140可控制数据