半导体器件及其形成方法与流程

本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。

背景技术：

随着集成电路的不断发展，人们对器件的性能要求也越来越高，同时器件的双峰效应对电路的影响也越来越明显。双峰效应可能会导致半导体的输出错误，进而产生终端失效，使整个电路的可靠性受到影响。

通常情况下，产生双峰效应的原因是器件的边缘效应。图1为现有的一种半导体器件的俯视图，如图1所示，所述半导体器件中的栅氧化层10部分位于有源区20内，并从所述有源区20延伸出。其中，由于成膜工艺的特性，会使位于有源区20外侧的栅极氧化层10b的厚度和位于有源区内的栅氧化层10a的厚度存在差异，这就相当于，在有源区20中具有一主器件以及在有源区20的外部还存在有一寄生器件，且该寄生器件的临界电压与有源区中的主器件的临界电压存在差异，即，所述寄生器件的临界电压小于所述有源区中主器件的临界电压，从而使所述半导体器件具有一个较低的开启电压，进而导致了所述半导体器件具有双峰效应。

由于双峰效应的产生会使半导体器件出现明显的漏电现象，进而直接导致半导体器件失效，因此双峰效应在晶体管的工艺要求上应尽量避免。

技术实现要素：

本发明的目的在于提供一种半导体器件及其形成方法，以改善现有的半导体器件中的双峰效应，避免半导体器件出现漏电现象。

为解决上述技术问题，本发明提供一种半导体器件，所述半导体器件具有一有源区，其特征在于，所述半导体器件包括：

半导体衬底；

形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；

覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。

可选的，所述半导体器件中，第一栅电极为第一掺杂类型的栅电极。

可选的，所述半导体器件中，第二栅电极为未掺杂的栅电极。

可选的，所述半导体器件中，第二栅电极为第二掺杂类型的栅电极。

可选的，所述半导体器件中，第一掺杂类型为n掺杂类型。

可选的，所述半导体器件中，第二掺杂类型为p掺杂类型。

可选的，所述半导体器件中，第一掺杂类型为p掺杂类型。

可选的，所述半导体器件中，第二掺杂类型为n掺杂类型。

可选的，所述半导体器件中，栅电极的材质为多晶硅。

可选的，所述半导体器件中，n掺杂类型的栅电极为掺杂有硼的多晶硅，所述p掺杂类型的栅电极为掺杂有砷的多晶硅。

本发明的又一目的在于提供一种半导体器件的形成方法，包括：

提供一半导体衬底，所述半导体衬底上定义有一有源区；

于所述半导体衬底上形成一栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；

于所述有源区内的栅氧化层上形成第一栅电极，于所述有源区外的栅氧化层上形成第二栅电极，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。

可选的，形成所述第一栅电极的方法包括：

于所述栅氧化层上形成一栅电极材料层；

对位于所述有源区内的栅电极材料层掺杂第一掺杂类型的杂质离子以形成第一栅电极。

可选的，形成所述第二栅电极的方法包括：

在形成所述栅电极材料层之后，对位于所述有源区外侧的栅电极材料层掺杂第二掺杂类型的杂质离子以形成第二栅电极。

可选的，形成所述第二栅电极的方法包括：

在形成所述栅电极材料层之后，位于所述有源区外侧的未掺杂的栅电极材料层直接作为所述第二栅电极。

可选的，在形成第一栅电极之后，还包括：

对半导体器件的阈值电压进行检测，并根据检测结构判断是否存在有双峰效应；

若存在有双峰效应，则对位于所述有源区外侧的栅电极材料层掺杂第二掺杂类型的杂质离子以形成第二栅电极；若不存在双峰效应，则位于所述有源区外侧的未掺杂的栅电极材料层直接作为所述第二栅电极。

可选的，所述第一栅电极和所述第二栅电极均采用离子注入工艺在所述栅电极材料层中掺杂杂质离子。

可选的，对位于所述有源区内的栅电极材料层掺杂n型杂质离子以形成第一栅电极。

可选的，对位于所述有源区外侧的栅电极材料层掺杂p型杂质离子以形成第二栅电极。

可选的，对位于所述有源区内的栅电极材料层掺杂p型的杂质离子以形成第一栅电极。

可选的，对位于所述有源区外侧的栅电极材料层掺杂n型的杂质离子以形成第二栅电极。

可选的，所述栅电极材料层的材质为多晶硅。

可选的，所述n型的杂质离子为硼离子，所述p型的杂质离子为砷、磷或锑。

与现有技术相比，本发明提供的半导体器件中，由于位于有源区外侧的第二栅电极与半导体衬底之间的功函数差大于位于有源区内的第二栅电极与其下方的半导体衬底(即，沟道区的衬底材料)之间的功函数，从而使位于有源区外侧的寄生器件具有较大的临界电压，并可使所述寄生器件的临界电压大于有源区中元件的临界电压，进而有效避免了所述半导体器件在一个较低的电压下开启，有效改善了半导体器件的双峰效应。以及，在本发明提供的半导体器件的形成方法中，通过对有源区内部和外侧的栅电极材料层分别进行处理，使得位于有源区外侧的栅电极材料层具有更大的功函数调整空间，以利于对其功函数值进行调整以得到具有所预期的功函数值的第二栅电极，避免所形成的半导体器件中存在双峰效应。

附图说明

图1为现有的一种半导体器件的俯视图；

图2为本发明一实施例中的半导体器件的俯视图；

图3a为图2所示的本发明一实施例中的半导体器件沿y方向的剖面图；

图3b为图2所示的本发明一实施例中的半导体器件沿x方向的剖面图；

图4为本发明一实施例中的半导体器件的形成方法的流程示意图；

图5a～图8a为本发明一实施例中的半导体器件的形成步骤中的俯视图；

图5b～图8b为图5a～图8a所示的本发明一实施例中的半导体器件的形成步骤中的沿y方向的剖面图；

图5c～图8c为图5a～图8a所示的本发明一实施例中的半导体器件的形成步骤中的沿x方向的剖面图。

具体实施方式

如背景技术所述，在现有的半导体器件中，由于位于有源区内的栅氧化层的厚度与位于有源区外侧的栅氧化层的厚度存在较大差异，进而导致了所述半导体器件具有双峰效应。为改善双峰效应，传统的方法一般是通过提高所述栅氧化层的厚度均匀性，以减小有源区外侧的栅氧化层和有源区内的栅氧化层的厚度差异。例如，首先，通过热氧化法在半导体衬底上生长一牺牲氧化层；接着，去除所述牺牲氧化层，进而改善有源区的边缘尖角；接着，再于所述半导体衬底上形成栅氧化层。虽然，通过这种方式可提高所述栅氧化层的均匀性，进而改善双峰效应，然而，这种方式会附加减少浅沟槽隔离的氧化层厚度，减少器件台阶高度，弱化了器件工艺窗口。

有鉴于此，本申请的发明人摒弃了传统的改善方式，提供了另一种解决思路，其不仅可有效改善半导体器件的双峰效应，并且还不会对器件的工艺窗口产生影响。即，本发明提供了一种半导体器件，所述半导体器件中具有一有源区，包括：

半导体衬底；

形成于所述半导体衬底上的栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；

覆盖所述栅氧化层的栅电极，所述栅电极包括第一栅电极和第二栅电极，所述第一栅电极位于所述有源区内的栅氧化层上，所述第二栅电极位于所述有源区外的栅氧化层上，其中，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。

本发明提供的半导体器件中，由于位于有源区外侧的第二栅电极与半导体衬底之间的功函数差大于位于有源区内的第二栅电极与其下方的半导体衬底(即，沟道区的材料)之间的功函数，从而使位于有源区外侧的寄生器件的临界电压大于等于位于有源区内的元件的临界电压，进而避免了所述半导体器件在一个较低的电压下开启，有效改善了半导体器件的双峰效应。

以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图2为本发明一实施例中的半导体器件的俯视图，图3a为图2所示的本发明一实施例中的半导体器件沿y方向的剖面图，图3b为图2所示的本发明一实施例中的半导体器件沿x方向的剖面图。结合图2、图3a和图3b所示，所述半导体器件包括：半导体衬底110；形成于所述半导体衬底110上的栅氧化层120，所述栅氧化层120部分位于所述有源区200内，并延伸出所述有源区200；覆盖所述栅氧化层120的栅电极130，与栅氧化层120相对应的，所述栅电极130也是部分位于所述有源区200内并由所述有源区200内延伸出；所述栅电极130包括位于所述有源区内的第一栅电极130a和位于所述有源区外侧的第二栅电极130b，并且所述第二栅电极130b与其下方的半导体衬底110之间的功函数差大于所述第一栅电极130a与其下方的半导体衬底110之间的功函数差。

在半导体器件中，需要对栅电极施加一临界电压以使沟道区导通，而临界电压是受到功函数差(workfunctiondifference)的影响。其中，功函数指的是一种材料表面的原子中电子位于费米能阶时，将该电子从原子移至真空所需的能量。也就是说，栅电极的功函数和沟道材料(即，栅电极下方的半导体衬底)之间的功函数的算术差会对器件的临界电压造成影响。当栅电极材料与沟道材料之间的功函数差变大时，则开启器件所需的临界电压也随之增大。本发明正是基于这个原理，使第二栅电极130b与其下方的半导体衬底110之间的功函数差大于第一栅电极130a与其下方的沟道之间的功函数差，从而使有源区200外侧的寄生器件具有更大的临界电压，并进一步的使所述寄生器件的临界电压大于有源区200中的元件的临界电压，如此，即可有效避免所述半导体器件出现双峰效应。

进一步的，所述有源区200上形成的元件为具有第一导电类型的元件，即所述元件中的沟道为第一类型沟道，相应的，所述第一栅电极130a即为第一掺杂类型的栅电极。此时，为使所述第二栅电极130b与其下方的半导体衬底110之间的功函数差大于所述第一栅电极130a与第一类型沟道材料之间的功函数差，可根据实际情况，对位于有源区200外侧的栅电极130进行处理。例如，若位于有源区200外侧的栅电极130与半导体衬底110之间的功函数差已经大于所述第一栅电极130a与第一类型沟道之间的功函数差，即位于有源区200外侧的寄生器件的临界电压接近甚至大于位于有源区200内的元件的临界电压，则，可不必对位于有源区200外侧的栅电极130进行处理，直接以未掺杂的栅电极130作为第二栅电极130b；若位于有源区200外侧的栅电极130与半导体衬底110之间的功函数差还未达到规格值，则可对位于有源区200外侧的栅电极130也进行掺杂处理，并且，其掺杂类型与第一栅电极130a的掺杂类型相反，即，第二栅电极130b为第二掺杂类型的栅电极。

此外，应当认识到，即使将位于有源区200外侧的未掺杂的栅电极130直接作为第二栅电极已可达到工艺需求，但是，为进一步优化器件的性能，也可继续对其进行掺杂以形成第二掺杂类型的第二栅电极130b，从而可进一步确保位于有源区200外侧的寄生电容的临界电压大于有源区200内的元件的寄生电压，避免出现双峰效应。

本实施例中，在有源区200上形成有n型金属氧化物半导体(nmos)，其所形成的沟道即为n型沟道，所述第一栅电极130a为n掺杂类型的栅电极。如上所述，若位于有源区200外侧的未进行掺杂的栅电极130与半导体衬底110之间的功函数差可达到工艺需求，即其所形成的寄生器件的临界电压接近或大于有源区中元件的阈值电压，则可将位于所述有源区200外侧的栅电极130直接作为第二栅电极130b；或者也可对位于所述有源区200外侧的栅电极130进行功函数调整以形成第二栅电极130b，例如，可对其执行离子注入工艺以形成p型掺杂类型的栅电极，如此，可使p掺杂类型的第二栅电极130b与半导体衬底110之间的功函数差大于n掺杂类型的第一栅电极130a与其下方的n型沟道之间的功函数差，进而避免双峰效应的产生。进一步的，所述栅电极130的材质可以为多晶硅。更进一步的，n掺杂类型的栅电极可以为掺杂有硼(b)的多晶硅，p掺杂类型的栅电极可以为掺杂有砷(as)的多晶硅。

当然，在其他实施例中，所述有源区200中形成的元件也可以是p型金属氧化物半导体(pmos)，其所形成的沟道为p型沟道，此时，所述第一栅电极即为p掺杂类型的栅电极。与本实施例类似的，根据所形成的半导体器件的实际状况，可直接将位于有源区200外侧的未掺杂的栅电极直接作为第二栅电极130b；或者，也可对位于有源区200外侧的栅电极执行离子注入工艺以形成n掺杂类型的第二栅电极130b，以增加第二栅电极130b与半导体衬底110之间的功函数差。

此处，应当说明的是，本发明中所指的临界电压应当理解为实际电压的绝对值电压。具体的说，针对nmos器件而言，其临界电压通常为正值，通过对nmos器件外侧的寄生器件的栅电极进行功函数调整后，会使所述寄生器件的临界电压升高，进而避免所述半导体器件具有一个较低的开启电压；而针对pmos器件而言，其临界电压通常为负值，通过对pmos器件外侧的寄生器件的栅电极进行功函数调整后，会使所述寄生器件的临界电压升高(其实际电压的绝对值升高)，进而避免所述半导体器件出现双峰效应。

继续参考图2及图3a和图3b所示，本实施例中，所述半导体器件还包括位于有源区200内的源极140和漏极150，所述源极140和漏极150分别位于栅电极130的两侧。进一步的，在源极140、栅极和漏极150之间采用隔离结构170进行隔离。

基于以上所述的半导体器件，本发明还提供了一种形成以上所述的半导体器件的方法，其包括：

提供一种半导体衬底，在所述半导体衬底上定义一有源区；

于所述半导体衬底上形成一栅氧化层，所述栅氧化层部分位于所述有源区内，并延伸出所述有源区；

于所述有源区内的栅氧化层上形成第一栅电极，于所述有源区外的栅氧化层上形成第二栅电极，所述第二栅电极与其下方的半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差。

本发明提供的半导体器件的形成方法中，由于所形成的位于有源区内的第一栅电极和位于有源区外侧的第二栅电极可分别达到其各自特定的功函数值，进而在相对于第一栅电极而言，可使第二栅电极与半导体衬底之间具有更大的功函数差，从而可有效改善所形成的半导体器件的双峰效应。

图4为本发明一实施例中的半导体器件的形成方法的流程示意图，图5a～图8a为本发明一实施例中的半导体器件的形成步骤中的俯视图，图5b～图8b为图5a～图8a所示的本发明一实施例中的半导体器件的形成步骤中的沿y方向的剖面图，图5c～图8c为图5a～图8a所示的本发明一实施例中的半导体器件的形成步骤中的沿x方向的剖面图。下面结合图4、图5a～8a、图5b～8b以及图5c～8c对本发明提供的半导体器件的形成方法进一步详细说明。

首先，执行步骤s10，具体参考图5a‐5c所示，提供一半导体衬底110，所述半导体衬底110上定义有一有源区200，所述有源区200为用于形成元件的区域。进一步的，在所述有源区200的半导体衬底110中还形成有一隔离结构170，以对后续所形成的源极、漏极和栅极之间进行隔离。所述隔离结构170可以是浅沟槽隔离结构，其可根据现有的制作工艺形成，此处不做赘述。

接着，执行步骤s20，具体参考图6a‐6c所示，于所述半导体衬底110上形成一栅氧化层120，所述栅氧化层120部分位于所述有源区200内，并延伸出所述有源区200。具体的，所述栅氧化层120可采用热氧化工艺形成，所述栅氧化层120的材质为氧化硅。

接着，执行步骤s30，参考图7a‐7c以及8a‐8c所示，于所述有源区200内的栅氧化层120上形成第一栅电极130a，于所述有源区200外的栅氧化层120上形成第二栅电极130b，所述第二栅电极130b与其下方的半导体衬底之间的功函数差大于所述第一栅电极130a与其下方的半导体衬底之间的功函数差。

具体的，形成所述第一栅电极130a的方法如下：

首先，参考图7a‐7c所示，在所述栅氧化层120上形成一栅电极材料层131，所述栅电极材料层131覆盖所述栅氧化层120，与所述栅氧化层120相对应的，所述栅电极材料层131部分位于所述有源区200内，并从所述有源区200中延伸出；进一步的，所述栅电极材料层131的材质可以为多晶硅；

接着，参考图8a‐8c所示，对位于所述有源区200内的栅电极材料层131掺杂第一掺杂类型的杂质离子以形成第一栅电极130a；具体的说，当所述有源区200上形成的元件为具有第一导电类型的元件，则对位于所述有源区200内的栅电极材料层131掺杂第一导电类型的杂质离子以形成第一栅电极130a。当然，应当认识到，在对有源区200内的栅电极材料层131进行离子掺杂之后，还可根据实际需求，继续对完成离子掺杂之后的栅电极材料层131执行功函数调整，直至最终所形成的第一栅电极130a的功函数值达到预期功函数值。

具体的，所述第二栅电极130b的形成方法包括：

在形成所述栅电极材料层131之后，对位于所述有源区200外侧的栅电极材料层131掺杂第二掺杂类型的杂质离子以形成第二栅电极130b。

或者，所述第二栅电极130b的形成方法包括：

在形成所述栅电极材料层131之后，位于所述有源区200外侧的未掺杂的栅电极材料层131直接作为所述第二栅电极130b。

如以上实施例所述，在形成第一栅电极130a之后，可根据实际状况确认是否需对有源区200外侧的栅电极材料层131进行处理，以使位于有源区200外侧的栅电极与半导体衬底之间的功函数差大于所述第一栅电极130a与其下方的沟道材料之间的功函数差。即，可将位于有源区200外侧的未掺杂的栅电极材料层131直接作为所述第二栅电极130b；或者，对位于所述有源区200外侧的栅电极材料层131掺杂第二导电类型的杂质离子以形成第二栅电极130b，以确保第二栅电极130b与半导体衬底之间的功函数差大于第一栅电极130a与其下方的沟道材料之间的功函数差。其中，第一掺杂类型的第一栅电极130a与第二掺杂类型的第二栅电极130b均可通过离子注入工艺实现。

也就是说，本实施例中，先不对有源区200外部的栅电极材料层131进行离子掺杂，从而使位于有源区200外部的栅电极材料层131具有更大的功函数调整空间；接着再根据实际需求，对位于有源区200外部的栅电极材料层131的功函数进行调整以形成具有预期功函数值的第二栅电极130b，从而可有效提高位于有源区200外侧的寄生器件的临界电压。本实施例中，通过对位于有源区200外部的栅电极材料层131进行掺杂以实现对其功函数的调整，同时，也可根据实际的需求，选择不同的掺杂离子或掺杂浓度对栅电极材料层131的功函数进行调整。

当然，在形成第一栅电极130a之后，还可通过对所述半导体器件的临界电压进行检测，以确认是否需对有源区200外侧的栅电极材料层131进行处理。具体的，对半导体器件的临界电压进行检测，并根据检测结构判断是否存在有双峰效应；若存在有双峰效应，则对位于所述有源区200外侧的栅电极材料层131掺杂第二掺杂类型的杂质离子以形成第二栅电极130b；若不存在双峰效应，则位于所述有源区外侧的未掺杂的栅电极材料层131直接作为所述第二栅电极130b。

本实施例中，于所述有源区200中形成的元件为n型金属氧化硅半导体(nmos)，因此，对位于所述有源区200内的栅电极130掺杂n型杂质离子以形成第一栅电极130a，优选的，所述n型的杂质离子为硼离子。以及，对位于所述有源区200外侧的栅电极掺杂p型杂质离子以形成第二栅电极130b，优选的，所述p型的杂质离子为砷、磷或锑。

类似的，在其他实施例中，于所述有源区200中形成的元件为p型金属氧化硅半导体(pmos)时，则对位于所述有源区200内的栅电极130掺杂p型杂质离子以形成第一栅电极130a；以及，对位于所述有源区200外侧的栅电极掺杂n型杂质离子以形成第二栅电极130b。

继续参考图8a‐8c所示，本实施例中，在形成所述第一栅电极130a和第二栅电极130b之后，还包括于所述有源区200中形成源极150和漏极160，所述源极150和漏极160分别位于第一栅电极130a的两侧，并且，所述源极150、栅极和漏极160之间均通过所述隔离结构170进行隔离。

综上所述，本发明提供的半导体器件中，由于第二栅电极与其下方半导体衬底之间的功函数差大于所述第一栅电极与其下方的半导体衬底之间的功函数差，因此，与现有技术相比，本发明的半导体器件中位于有源区外侧的寄生器件具有更大的临界电压，从而可有效改善所述半导体器件的双峰效应。并且，本发明提供的半导体器件的形成方法中，通过对有源区内部和外侧的栅电极材料层的功函数值分别进行调节，使得位于有源区外侧的栅电极材料层具有更大的功函数调整空间，以利于对其功函数值进行调整以得到具有所预期的功函数值的第二栅电极，避免所形成的半导体器件中存在双峰效应。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。