半导体装置的制作方法

技术总结
本公开涉及一种半导体装置。本发明提供了一种实现功耗增大的抑制的半导体装置。一种半导体装置具有信号线、接收缓冲电路以及延迟元件，接收缓冲电路耦合到信号线的端部并且从信号线被供给信号，延迟元件线或耦合到信号线的端部并且使信号的波形在信号线的端部处成形。

技术研发人员：及川隆一
受保护的技术使用者：瑞萨电子株式会社
文档号码：201610997847
技术研发日：2016.11.11
技术公布日：2017.05.24