一种薄膜晶体管阵列基板及液晶面板的制作方法

本发明涉及一种显示技术领域，尤其是涉及一种电压输出控制电路及液晶显示器。

背景技术：

随着中小尺寸电子显示行业日新月异的发展，人们对中小尺寸LCD液晶显示屏的分辨率等品质要求也越来高。显示品质的提高与显示数据的传输速率和信号的完整性都有着密不可分的联系。对于目前中小尺寸LCD显示屏，在栅极开启的时间周期内，分别同时开启所有的多路复用器，以完成RGB子像素的充电。但当所有的多路复用器开启的同时，会导致显示模组瞬间对液晶面板驱动芯片形成一个较大的抽载，从而会导致驱动芯片输出的控制信号出现毛刺，不仅会影响显示质量，产生噪声，而且也会增加显示模组的功耗。

技术实现要素：

本发明的目的在于提供一种薄膜晶体管阵列基板，以提高显示质量，避免产生噪声，且降低显示模组的功耗。

本发明的另一目的在于提供一种液晶面板。

为了实现上述目的，本发明实施方式提供如下技术方案：

本发明提供一种薄膜晶体管阵列基板，包括多组薄膜晶体管及多个RGB像素单元，一组薄膜晶体管对应一个RGB像素单元，每一组薄膜晶体管包括分别位于第一至第三行的三个薄膜晶体管，三个薄膜晶体管分别对应相应RGB像素单元中的R子像素、G子像素及B子像素，每一行中所有的薄膜晶体管的导电沟道的长宽比不完全相同，且均在预设比例范围内，以使得该行的总的漏电流在预设电流范围内。

其中，在第一行薄膜晶体管中，相邻两个薄膜晶体管的导电沟道的长宽比不同。

其中，第一行薄膜晶体管包括2N个薄膜晶体管，N为自然数，第2N个薄膜晶体管的导电沟通的长宽比相同。

其中，第2N-1个薄膜晶体管的导电沟通的长宽比相同，且与第2N个薄膜晶体管的导电沟通的长宽比不同。

其中，在第二行薄膜晶体管中，相邻两个薄膜晶体管的导电沟道的长宽比不同。

其中，第二行薄膜晶体管包括2N个薄膜晶体管，N为自然数，第2N个薄膜晶体管的导电沟通的长宽比相同。

其中，第2N-1个薄膜晶体管的导电沟通的长宽比相同。

其中，在第三行薄膜晶体管中，相邻两个薄膜晶体管的导电沟道的长宽比不同。

其中，第三行薄膜晶体管包括2N个薄膜晶体管，N为自然数，第2N个薄膜晶体管的导电沟通的长宽比相同。

其中，第2N-1个薄膜晶体管的导电沟通的长宽比相同。

本发明还提供一种液晶面板，包括上述的薄膜晶体管阵列基板、液晶及彩膜基板。

本发明实施例具有如下优点或有益效果：

本发明的薄膜晶体管阵列基板，包括多组薄膜晶体管及多个RGB像素单元，一组薄膜晶体管对应一个RGB像素单元，每一组薄膜晶体管包括分别位于第一至第三行的三个薄膜晶体管，三个薄膜晶体管分别对应相应RGB像素单元中的R子像素、G子像素及B子像素，每一行中所有的薄膜晶体管的导电沟道的长宽比不完全相同，且均在预设比例范围内，以使得该行的总的漏电流在预设电流范围内。由于漏电流只与该薄膜晶体管的导电沟道的宽长比相关，宽长比W/L越大则漏极电流越大，宽长比越小则漏极电流越小。因此，本实施例通过改变对应R子像素、G子像素及B子像素的相应行的薄膜晶体管的长宽比，可以调节该行的总的漏电流在预设电流范围(即为减小该行的总的漏电流的大小，但还大于一个电流阈值)，这样可以在不影响显示效果的前提下，使驱动芯片不再形成一个较大的抽载，避免驱动芯片输出的控制信号出现毛刺，从而提高了液晶面板的显示质量，避免了噪声，而且还降低了显示模组的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明第一方案实施例提供的一种薄膜晶体管阵列基板的电路图。

图2是图1中薄膜晶体管的剖面俯视图。

图3是图1中薄膜晶体管的剖面排布俯视图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现该工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的用相同的标号表示。

请参阅图1-图2，本发明第一方案实施例提供一种薄膜晶体管阵列基板100。所述薄膜晶体管阵列基板100包括多组薄膜晶体管10及多个RGB像素单元20，一组薄膜晶体管10对应一个RGB像素单元20，每一组薄膜晶体管包括分别位于第一至第三行的三个薄膜晶体管11、12及13，三个薄膜晶体管11、12及13分别对应相应RGB像素单元中的R子像素、G子像素及B子像素，每一行中所有的薄膜晶体管的导电沟道的长宽比W/L不完全相同，且均在预设比例范围内，以使得该行的总的漏电流在预设电流范围内。

需要说明的是，第一行的薄膜晶体管11对应所有的R子像素，第二行的薄膜晶体管12对应所有的G子像素，第三行的薄膜晶体管13对应所有的R子像素。其中，每一行的总的漏电流为该行中的每一个薄膜晶体管的漏电流之和。每一个薄膜晶体管的漏电流为Id＝0.5*K*W/L*(Vgs-Vth)^2(其中K、Vth都是只与薄膜晶体管的材料相关的常数)可知，当给薄膜晶体管的Vgs一定时，其漏极电流Id只与该薄膜晶体管的导电沟道的宽长比W/L相关，宽长比W/L越大则漏极电流Id越大，宽长比W/L越小则漏极电流Id越小。因此，本实施例通过改变对应R子像素、G子像素及B子像素的相应行的薄膜晶体管的长宽比，可以调节该行的总的漏电流在预设电流范围(即为减小该行的总的漏电流的大小，但还大于一个电流阈值)，这样可以在不影响显示效果的前提下，使驱动芯片不再形成一个较大的抽载，避免驱动芯片输出的控制信号出现毛刺，从而提高了液晶面板的显示质量，避免了噪声，而且还降低了显示模组的功耗。

请参阅图3，在本实施例中，在第一行薄膜晶体管11中，相邻两个薄膜晶体管11的导电沟道的长宽比W/L不同。

具体地，第一行薄膜晶体管11包括2N个薄膜晶体管，N为自然数，第2N个薄膜晶体管11的导电沟通的长宽比W/L相同。

需要说明的是，在第一行的薄膜晶体管11中，第二、四、六等偶数位置上的薄膜晶体管11的导电沟道的长宽比W/L相同。

第2N-1个薄膜晶体管11的导电沟通的长宽比相同，且与第2N个薄膜晶体管11的导电沟通的长宽比不同。

需要说明的是，在第一行的薄膜晶体管11中，第一、三、五等奇数位置上的薄膜晶体管11的导电沟道的长宽比W/L相同，且与偶数位置上的薄膜晶体管11的导电沟道的长宽比不同。这样，在第一行薄膜晶体管11中，薄膜晶体管11的导电沟道的长宽比呈现大、小、大、小依次重复上述状态的排列状况，或呈现小、大、小、大依次重复上述状态的排列状况。在本实施例中，所述第2N个薄膜晶体管11的导电沟通的长宽大于第2N-1个薄膜晶体管11的导电沟通的长宽比。

在本实施例中，所述第二行的薄膜晶体管12也与第一行的薄膜晶体管11结构及呈现的排列状况相同。具体为：

在第二的行薄膜晶体管12中，相邻两个薄膜晶体管12的导电沟道的长宽比W/L不同。

具体地，第二行薄膜晶体管12包括2N个薄膜晶体管，N为自然数，第2N个薄膜晶体管12的导电沟通的长宽比W/L相同。

需要说明的是，在第二行的薄膜晶体管12中，第二、四、六等偶数位置上的薄膜晶体管12的导电沟道的长宽比W/L相同。

第2N-1个薄膜晶体管12的导电沟通的长宽比相同，且与第2N个薄膜晶体管12的导电沟通的长宽比不同。

需要说明的是，在第二行的薄膜晶体管12中，第一、三、五等奇数位置上的薄膜晶体管12的导电沟道的长宽比W/L相同，且与偶数位置上的薄膜晶体管12的导电沟道的长宽比不同。这样，在第二行薄膜晶体管12中，薄膜晶体管12的导电沟道的长宽比呈现大、小、大、小依次重复上述状态的排列状况，或呈现小、大、小、大依次重复上述状态的排列状况。

在本实施例中，所述第三行薄膜晶体管13的结构及排布方式与所述第一及第二行的薄膜晶体管11及12相同。具体为：

在第三行薄膜晶体管13中，相邻两个薄膜晶体管13的导电沟道的长宽比不同。

需要说明的是，在第三行的薄膜晶体管13中，第二、四、六等偶数位置上的薄膜晶体管13的导电沟道的长宽比W/L相同。

第2N-1个薄膜晶体管13的导电沟通的长宽比相同，且与第2N个薄膜晶体管13的导电沟通的长宽比不同。

需要说明的是，在第三行的薄膜晶体管13中，第一、三、五等奇数位置上的薄膜晶体管13的导电沟道的长宽比W/L相同，且与偶数位置上的薄膜晶体管13的导电沟道的长宽比不同。这样，在第二行薄膜晶体管13中，薄膜晶体管13的导电沟道的长宽比呈现大、小、大、小依次重复上述状态的排列状况，或呈现小、大、小、大依次重复上述状态的排列状况。

在其他实施例中，由于每一行的薄膜晶体管都是相互独立的，所述第一至第三行的薄膜晶体管11-13可以结构和排布方式上不同。只要满足，每一行中所有的薄膜晶体管的导电沟道的长宽比W/L不完全相同，且均在预设比例范围内，以使得该行的总的漏电流在预设电流范围内即可。

本发明第二方案实施例提供一种液晶面板400。所述液晶面板400包括薄膜晶体管阵列基板、液晶410及彩膜基板420。其中，所述薄膜晶体管阵列基板为上述第一方案实施例中提供的薄膜晶体管阵列基板100。由于薄膜晶体管阵列基板100已在第一方案中进行了详细地描述，故在此不再赘述。

在本实施例中，所述液晶面板400包括所述薄膜晶体管阵列基板100。所述薄膜晶体管阵列基板100包括多组薄膜晶体管10及多个RGB像素单元20，一组薄膜晶体管10对应一个RGB像素单元20，每一组薄膜晶体管包括分别位于第一至第三行的三个薄膜晶体管11、12及13，三个薄膜晶体管11、12及13分别对应相应RGB像素单元中的R子像素、G子像素及B子像素，每一行中所有的薄膜晶体管的导电沟道的长宽比W/L不完全相同，且均在预设比例范围内，以使得该行的总的漏电流在预设电流范围内。

需要说明的是，第一行的薄膜晶体管11对应所有的R子像素，第二行的薄膜晶体管12对应所有的G子像素，第三行的薄膜晶体管13对应所有的R子像素。其中，每一行的总的漏电流为该行中的每一个薄膜晶体管的漏电流之和。每一个薄膜晶体管的漏电流为Id＝0.5*K*W/L*(Vgs-Vth)^2(其中K、Vth都是只与薄膜晶体管的材料相关的常数)可知，当给薄膜晶体管的Vgs一定时，其漏极电流Id只与该薄膜晶体管的导电沟道的宽长比W/L相关，宽长比W/L越大则漏极电流Id越大，宽长比W/L越小则漏极电流Id越小。因此，本实施例通过改变对应R子像素、G子像素及B子像素的相应行的薄膜晶体管的长宽比，可以减小该行的总的漏电流的大小，但还大于一个电流阈值，这样可以在不影响显示效果的前提下，使驱动芯片不再形成一个较大的抽载，避免驱动芯片输出的控制信号出现毛刺，从而提高了液晶面板的显示质量，避免了噪声，而且还降低了显示模组的功耗。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。