本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术：
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。
此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。为了减少鳍部边缘形成所述凹槽的过程中暴露出鳍部周围的隔离结构，而使所形成的源漏掺杂区结构不完整，导致对沟道的应力减小，在形成所述凹槽之前在所述鳍部边缘形成伪栅结构。现有技术为了提高半导体结构的集成度，一般在相邻鳍部边缘和隔离结构上形成一个伪栅极结构。
然而，现有的半导体结构的形成方法形成的半导体结构的性能较差。
技术实现要素：
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述鳍部隔离区中具有开口，所述开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；在所述衬底上和开口中形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述初始隔离结构进行刻蚀处理，减小所述初始隔离结构的厚度，形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；在所述开口中的隔离结构上形成隔离层。
可选的，所述初始隔离结构表面高于或齐平于所述鳍部顶部表面。
可选的，所述刻蚀处理的工艺包括各向同性干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述刻蚀处理的工艺包括各向同性干法刻蚀工艺；刻蚀处理的工艺参数包括：刻蚀气体包括HF；反应温度为180℃～220℃。
可选的，所述刻蚀处理对所述隔离结构与所述鳍部的刻蚀选择比值大于100。
可选的，形成所述隔离结构的工艺包括：流体化学气相沉积工艺。
可选的，所述隔离结构的材料为氧化硅。
可选的，所述隔离层的材料为氧化硅或氮氧化硅。
可选的，形成所述隔离层的步骤包括：在所述隔离结构上形成牺牲层，所述牺牲层暴露出所述开口中的隔离结构；在所述牺牲层上以及所述开口中的隔离结构上形成初始隔离层；去除所述牺牲层上的初始隔离层，形成隔离层；去除所述牺牲层上的初始隔离层之后，去除所述牺牲层。
可选的，形成所述初始隔离层的工艺包括原子层沉积工艺。
可选的，所述牺牲层的材料为抗反射涂层或有机介质层。
可选的，去除所述牺牲层上的初始隔离层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，形成所述隔离层之后，还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面；在所述隔离层上形成伪栅极结构；通过外延生长工艺在所述栅极结构两侧的衬底中形成源漏掺杂层。
可选的，所述隔离层表面高于或者平齐于所述鳍部顶部表面；所述伪栅极结构还位于所述开口侧壁的鳍部部分顶部上。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述鳍部隔离区中具有开口，所述开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；位于所述衬底上和所述开口中的隔离结构，所述开口中的隔离结构表面与所述器件区的隔离结构表面齐平，所述隔离结构表面低于所述鳍部顶部表面；位于所述开口中隔离结构上的隔离层。
可选的，所述隔离层的材料为氧化硅。
可选的，所述隔离层表面高于或者平齐于所述鳍部顶部表面。
可选的，还包括：横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面；位于所述隔离层上的伪栅极结构。
可选的，所述隔离层表面高于或者平齐于所述鳍部顶部表面；所述伪栅极结构还位于所述开口周围的鳍部部分顶部上。
可选的，所述隔离结构的材料为氧化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，在形成所述隔离层之前，对衬底上和开口内的所述初始隔离结构同时进行刻蚀处理，以形成隔离结构。由于刻蚀初始隔离结构的工艺在形成隔离层之前进行，所述刻蚀工艺能够精确控制所形成的隔离结构的形貌，且难以对隔离层的形貌造成影响，所述刻蚀处理的刻蚀工艺的选择较灵活，从而可以通过选择合适的刻蚀反应物以及刻蚀工艺参数以减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
进一步，所述刻蚀处理的工艺包括各向同性干法刻蚀或湿法刻蚀工艺。各向同性干法刻蚀或湿法刻蚀工艺不具有方向性，对鳍部的损耗小，从而能够降低刻蚀处理对鳍部的损耗。
进一步，所述隔离层表面高于或者平齐于所述鳍部顶部表面，能够使伪栅极结构覆盖所述开口周围的部分所述鳍部顶部，从而在形成源漏掺杂层的过程中，能够使伪栅极结构保护邻近所述隔离层的部分鳍部，从而避免所述开口侧壁的鳍部暴露出所述隔离层，进而能够形成结构完整的源漏掺杂层。
本发明技术方案提供的半导体结构中，所述开口中的隔离结构表面与所述器件区的隔离结构表面齐平，能够使形成所述隔离结构的工艺更灵活，从而可以通过选择合适的隔离结构形成工艺，减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
进一步，伪栅极结构表面高于或者平齐鳍部顶部，能够减小鳍部与伪栅极结构之间的漏电。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图14是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构的性能较差。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底，所述基底包括：衬底100和位于衬底100上相邻的第一鳍部101和第二鳍部102，所述第一鳍部101和第二鳍部102延伸方向相同。
继续参考图1，通过流体化学沉积工艺在所述衬底100上形成隔离结构110，所述隔离结构110覆盖所述第一鳍部101和第二鳍部102侧壁，所述隔离结构110表面与所述第一鳍部101和所述第二鳍部102顶部表面平齐。
请参考图2，在所述第一鳍部101和第二鳍部102之间的隔离结构110上形成保护层131。
请参考图3，以所述保护层131为掩膜刻蚀所述隔离结构110，使隔离结构110表面低于第一鳍部101和第二鳍部102顶部表面。
其中，所述半导体结构的形成方法中，通过流体化学气相沉积工艺形成所述隔离结构110，流体化学气相沉积工艺能够使隔离结构110充分填充所述第一鳍部101和第二鳍部102之间的间隙。然而，所述流体化学气相沉积工艺形成的隔离结构110致密度差，容易被刻蚀。
在刻蚀所述隔离结构110的过程中，由于隔离结构110致密度差，第一鳍部101与第二鳍部102之间的隔离结构110也容易被刻蚀，使隔离结构110的隔离性能下降。为了减小刻蚀工艺对所述第一鳍部101和第二鳍部102之间的隔离结构110的损耗，对所述隔离结构110进行刻蚀的工艺为各向异性干法刻蚀。然而由于各向异性干法刻蚀的刻蚀具有方向性，刻蚀反应物的能量较大，从而使得各向异性干法刻蚀对第一鳍部101和第二鳍部102的损耗较大，容易影响所形成半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述鳍部隔离区中具有开口，所述开口在垂直于所述鳍部延伸方向上贯穿所述鳍部；在所述衬底上和开口中形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述初始隔离结构进行刻蚀处理，减小所述初始隔离结构的厚度，形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；在所述开口中的隔离结构上形成隔离层。
其中，在形成所述隔离层之前，对衬底上和开口内的所述初始隔离结构同时进行刻蚀处理，以形成隔离结构。由于刻蚀初始隔离结构的工艺在形成隔离层之前进行，所述刻蚀工艺能够精确控制所形成的隔离结构的形貌，且难以对隔离层的形貌造成影响，所述刻蚀处理的刻蚀工艺的选择较灵活，从而可以通过选择合适的刻蚀反应物以及刻蚀工艺参数以减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
参考图4，提供衬底200，所述衬底200上具有鳍部203，所述鳍部203包括隔离区和位于所述隔离区两侧的器件区，所述隔离区鳍部203中具有开口201，所述开口201在垂直于所述鳍部203延伸方向上贯穿所述鳍部203。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
本实施例中，所述鳍部203的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，所述鳍部203中还具有凹槽202，所述凹槽202在垂直于所述鳍部203延伸方向上贯穿所述鳍部203，所述凹槽202在鳍部203延伸方向上的尺寸大于所述开口201在鳍部203延伸方向上的尺寸。在其他实施例中，所述鳍部中还可以不具有所述凹槽。
本实施例中，所述衬底200和所述鳍部203的形成步骤包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜层204；以所述掩膜层204为掩膜对所述初始衬底进行刻蚀，形成衬底200和位于衬底200上的鳍部203。
本实施例中，所述掩膜层204的材料为氮化硅或氮氧化硅。
本实施例中，所述衬底200具有多个平行设置的鳍部203。在其他实施例中，所述衬底上还可以只具有一个鳍部。
形成所述衬底200和鳍部203之后，所述形成方法还包括：形成覆盖所述鳍部203侧壁和所述掩膜层204表面的保护层205。
所述保护层205用于在后续的刻蚀过程中保护所述鳍部203侧壁。
本实施例中，所述保护层205的材料为氧化硅。
本实施例中，形成所述保护层205的工艺包括化学气相沉积工艺。
请参考图5，在所述衬底200上和所述开口201(如图4所示)中形成初始隔离结构210，所述初始隔离结构210覆盖所述鳍部203侧壁。
所述初始隔离结构210用于形成隔离结构。
本实施例中，所述初始隔离结构210表面高于或齐平于所述鳍部203顶部表面。在其他实施例中，所述初始隔离结构表面还可以低于所述鳍部顶部表面。
本实施例中，所述初始隔离结构210的材料为氧化硅。在其他实施例中，所述初始隔离结构的材料也可以为氧化锗或氮氧化硅。
本实施例中，通过流体化学气相沉积(FCVD)工艺形成所述初始隔离结构210。体化学气相沉积工艺形成的初始隔离结构210能够充分填充所述开口201(如图4所示)和凹槽202(如图4所示)。
本实施例中，通过流体化学气相沉积工艺形成所述隔离结构210的步骤包括：在所述开口201和凹槽202中形成前驱体；对所述前驱体进行水汽退火处理，从而激活所述前驱体，形成初始隔离结构210。
所述前驱体具有一定的流动性，能够充分填充所述开口201和凹槽202，从而形成充分填充所述开口201和凹槽202的初始隔离结构210。所述流体化学气相沉积工艺的原理为：所述前驱体为由硅、氢、氧、氮等原子组成的聚合物，在水汽退火过程中，所述聚合物中的氢和氮原子被氧原子替换形成氧化硅。然而，在水汽退火过程中，所述聚合物中的氢和氮原子很难充分被氧原子替换，因此，形成的初始隔离结构210中化学计量比的氧化硅含量较低，形成的初始隔离结构210的致密度较低，容易被刻蚀。
请参考图6，形成所述初始隔离结构210之后，还包括：对所述初始隔离结构210进行平坦化处理。
所述平坦化处理用于使所述初始隔离结构210表面平坦，为后续的刻蚀工艺提供较平坦的刻蚀表面。
需要说明的是，在所述平坦化处理的过程中，所述鳍部203顶部的保护层205和掩膜层204(如图5所示)也容易被去除，从而使所述鳍部203顶部暴露出来。
本实施例中，通过化学机械抛光工艺实现所述平坦化处理。
请参考图7，对所述初始隔离结构210(如图6所示)进行刻蚀处理，减小所述初始隔离结构210的厚度，形成隔离结构211。
通过对所述初始隔离结构210进行刻蚀处理，所述开口201(如图4所示)中的隔离结构211齐平于所述器件区的隔离结构211表面。
所述开口201中的隔离结构211表面与所述器件区隔离结构211表面齐平，能够使后续形成的隔离层251能够与所述隔离结构211紧密贴合，从而能够增加所述开口201中的隔离结构211及隔离层251的绝缘性，进而能够改善所形成半导体结构性能。
所述隔离结构211用于实现所述开口201两侧壁之间的绝缘。
需要说明的是，在后续形成隔离层之前，对衬底200上和所述开口201内的所述初始隔离结构210同时进行刻蚀处理，以形成隔离结构211。由于刻蚀初始隔离结构210的工艺在形成隔离层之前进行，所述刻蚀工艺能够精确控制所形成的隔离结构211的形貌，且难以对隔离层的形貌造成影响，所述刻蚀处理的刻蚀工艺的选择较灵活，从而可以通过选择合适的刻蚀反应物以及刻蚀工艺参数以减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
本实施例中，所述刻蚀处理的工艺包括各向同性干法刻蚀。在其他实施例中，所述刻蚀处理的工艺还可以还包括湿法刻蚀。
需要说明的是，所述刻蚀处理的刻蚀反应物包括：HF。HF能够所述初始隔离结构210发生化学反应，从而对所述初始隔离结构210进行刻蚀。同时，HF与所述初始隔离结构210的反应速率远大于与鳍部203的反应速率。因此，所述刻蚀处理对所述初始隔离结构210与鳍部203的刻蚀选择比较大。具体的，所述刻蚀处理对所述初始隔离结构210与鳍部203的刻蚀选择比大于100:1。
本实施例中，所述刻蚀处理的温度为200℃。温度范围选择的意义在于：第一，保证较高的稳定的刻蚀速率；第二，保证较高的氧化硅与硅刻蚀选择比。
本实施例中，所述隔离结构211的材料与所述初始隔离结构210的材料相同。具体的，所述隔离结构211的材料为氧化硅。
后续在所述开口201中的隔离结构211上形成隔离层。
本实施例中，形成所述隔离层的步骤如图8至图13示。
后续在所述隔离结构211上形成牺牲层，所述牺牲层暴露出所述开口201(如图4所示)中的隔离结构211。本实施例中，形成所述牺牲层的步骤如图8至图10所示。
请参考8，在所述开口201中和所述鳍部203顶部上形成初始牺牲层240。
所述初始牺牲层240用于后续形成牺牲层。
本实施例中，所述初始牺牲层240的材料为有机介质层。在其他实施例中，所述初始牺牲层的材料还可以为抗反射涂层。
本实施例中，形成所述初始牺牲层240的工艺包括旋涂工艺。
继续参考图8，在所述初始牺牲层140上形成光刻胶230，所述光刻胶230暴露出所述开口201中的隔离结构211上的初始牺牲层240。
本实施例中，形成所述光刻胶230的工艺包括旋涂工艺。
本实施例中，形成所述光刻胶230之前，还包括：在所述初始牺牲层140上形成抗反射涂层(图中未示出)。
本实施例中，所述抗反射涂层的材料为含硅的有机聚合物。
请参考图9，以所述光刻胶230为掩膜对所述初始牺牲层240(如图8所示)进行刻蚀，去除所述开口201(如图4所示)中隔离结构211上的初始牺牲层240(如图8所示)，形成牺牲层241。
所述牺牲层241用于在后续去除初始隔离层的过程中保护鳍部203，减少鳍部203损伤，从而改善所形成半导体结构性能。
需要说明的是，对所述初始牺牲层240进行刻蚀的过程中，所述鳍部203顶部上具有初始牺牲层240和光刻胶230，能够对鳍部203进行保护，从而不容易使鳍部203受损伤。
本实施例中，对所述初始牺牲层240进行刻蚀的步骤包括：对所述初始牺牲层240进行第一刻蚀至所述初始牺牲层240表面低于所述鳍部203顶部表面；所述第一刻蚀之后，对所述初始牺牲层240进行第二刻蚀，去除所述开口201中的初始牺牲层240。
需要说明的是，在所述第一刻蚀过程中，所述第一刻蚀对鳍部203的刻蚀速率大于第二刻蚀对鳍部203的刻蚀速率。所述第一刻蚀对鳍部203的刻蚀速率较大，使鳍部203侧壁与顶部连接处形成圆角，从而能够抑制后续的源漏插塞与鳍部203接触，从而减少漏电。
本实施例中，所述第一刻蚀和第二刻蚀的工艺包括干法刻蚀蚀。在其他实施例中，对所述第一刻蚀和第二刻蚀的工艺包括湿法刻蚀。
请参考图10，去除所述光刻胶230(如图9所示)。
本实施例中，去除所述光刻胶230的工艺包括灰化工艺。
请参考图11，在所述牺牲层241以及所述开口201(如图4所示)中的隔离结构241上形成初始隔离层250。
所述初始隔离层250用于后续形成隔离层。
本实施例中，所述初始隔离层250的材料为氧化硅。
本实施例中，形成所述初始隔离层250的工艺包括原子层沉积工艺。原子层沉积工艺形成的初始隔离层250的致密度较高，能够增加开口201两侧壁之间的绝缘性；且所述原子层沉积工艺的温度较低，不容易对所述牺牲层241造成损伤。在其他实施例中，形成所述初始隔离层的工艺包括高深宽比沉积工艺或高密度等离子体气相沉积工艺。
本实施例中，形成所述初始隔离层250的工艺参数包括：反应温度小于200℃。
请参考图12，去除所述牺牲层241上的初始隔离层250(如图11所示)，形成隔离层251。
所述隔离层251用于实现所述开口201(如图4所示)侧壁之间的电绝缘。
本实施例中，去除所述牺牲层241上的初始隔离层250的工艺包括化学机械研磨工艺。在其他实施例中，去除所述牺牲层上的初始隔离层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，去除所述牺牲层241上的初始隔离层250之后，还包括：对所述隔离层251进行刻蚀，降低所述隔离层251的厚度，使所述隔离层251表面齐平于所述鳍部203顶部表面。在其他实施例中，所述隔离层表面还可以略高于或者平齐所述鳍部顶部表面。
本实施例中，所述隔离层251表面齐平于或高于所述鳍部203顶部表面。
所述隔离层251表面齐平于或高于所述鳍部203顶部表面，能够使后续形成的伪栅结构覆盖部分鳍部203顶部，从而在后续形成源漏凹槽的过程中，能够防止所述隔离层251侧壁表面的鳍部203被去除，从而能够使形成的源漏掺杂区结构完整。
本实施例中，所述隔离层251的材料与所述初始隔离层250的材料相同。
本实施例中，对所述初始隔离层250进行刻蚀的工艺包括干法刻蚀工艺。在其他实施例中，对初始隔离层250进行刻蚀的工艺包括湿法刻蚀。
在对所述初始隔离层250进行刻蚀的过程中，所述牺牲层241能够保护所述鳍部203，减少鳍部203的损耗。
请参考图13，去除所述牺牲层241上的初始隔离层250(如图12所示)之后，去除所述牺牲层241(如图12所示)。
本实施例中，去除所述牺牲层241的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
请参考图14，形成横跨所述鳍部203的栅极结构270，所述栅极结构270覆盖所述鳍部203部分侧壁和顶部表面；在所述隔离层251上形成伪栅极结构260。
本实施例中，所述伪栅极结构260还覆盖所述鳍部203部分顶部和侧壁。
具体的，本实施例中，所述伪栅极结构260还覆盖鳍部203邻近所述隔离层251的区域。
所述形成方法还包括：在所述栅极结构270两侧的鳍部203中形成源漏掺杂层271。
本实施例中，形成所述漏掺杂层271的步骤包括：在所述栅极结构270两侧的鳍部203中形成源漏凹槽；在所述源漏凹槽中形成源漏掺杂层271。
本实施例中，形成所述源漏凹槽的工艺包括：干法、湿法刻蚀工艺的共同作用。
需要说明的是，在形成所述源漏凹槽的过程中，由于所述伪栅极结构270还覆盖鳍部203邻近所述隔离层251的区域，从而能够使所述伪栅极结构270对邻近所述隔离层251的部分鳍部203进行保护，从而能够在形成所述源漏凹槽的过程中，避免所述隔离层251侧壁表面的鳍部203被去除，从而能够使形成的源漏掺杂区结构完整，进而能够为鳍部203提供足够的应力。
本实施例中，所述形成方法还包括：形成连接所述源漏掺杂层271的插塞。
综上，本发明实施例提供的半导体结构的形成方法中，在形成所述隔离层之前，对衬底上和开口内的所述初始隔离结构同时进行刻蚀处理，以形成隔离结构。由于刻蚀初始隔离结构的工艺在形成隔离层之前进行，所述刻蚀工艺能够精确控制所形成的隔离结构的形貌，且难以对隔离层的形貌造成影响，所述刻蚀处理的刻蚀工艺的选择较灵活，从而可以通过选择合适的刻蚀反应物以及刻蚀工艺参数以减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
进一步，所述刻蚀处理的工艺包括各向同性干法刻蚀或湿法刻蚀工艺。各向同性干法刻蚀或湿法刻蚀工艺不具有方向性，对鳍部的损耗小，从而能够降低刻蚀处理对鳍部的损耗。
进一步，所述隔离层表面高于或者平齐于所述鳍部顶部表面，能够使伪栅极结构覆盖所述开口周围的部分所述鳍部顶部，从而在形成源漏掺杂层的过程中，能够使伪栅极结构保护邻近所述隔离层的部分鳍部，从而避免所述开口侧壁的鳍部暴露出所述隔离层，进而能够形成结构完整的源漏掺杂层。
继续参考图13，本实施例还提供一种半导体结构，包括：衬底200，所述衬底200上具有鳍部203，所述鳍部203包括隔离区和位于所述隔离区两侧的器件区，所述鳍部203隔离区中具有开口，所述开口在垂直于所述鳍部203延伸方向上贯穿所述鳍部203；位于所述衬底200上具有隔离结构211，所述开口中的隔离结构211表面与所述器件区的隔离结构211表面齐平，所述隔离结构表面低于所述鳍部顶部表面；位于所述开口中隔离结构211上的隔离层251。
所述开口中的隔离结构211表面与所述器件区的隔离结构211表面齐平，能够使隔离层215能够与所述隔离结构211紧密贴合，从而能够增加所述开口中的隔离结构211及隔离层251的绝缘性，进而能够改善所形成半导体结构性能。
此外，所述开口中的隔离结构211表面与所述器件区的隔离结构211表面齐平，能够使形成所述隔离结构211的工艺更灵活，从而可以通过选择合适的隔离结构211形成工艺，减小刻蚀处理过程对鳍部203的损耗，改善所形成半导体结构的性能。
本实施例中，所述隔离层251和隔离结构211的材料为氧化硅。
本实施例中，所述隔离层211表面高于或齐平于所述鳍部203顶部表面。
所述半导体结构还包括：横跨所述鳍部203的栅极结构270，所述栅极结构270覆盖所述鳍部203部分侧壁和顶部表面；覆盖所述隔离层211的伪栅极结构260；位于所述栅极结构270两侧鳍部203中的源漏掺杂层271。
所述隔离层251表面高于或齐平于所述鳍部203顶部表面，能够使伪栅极结构271覆盖部分所述鳍部203顶部，从而在形成源漏掺杂层270的过程中，能够使伪栅极结构270保护邻近所述隔离层251的部分鳍部203，从而避免所述开口侧壁的鳍部203暴露出所述隔离层251，进而能够形成结构完整的源漏掺杂层271。
本实施例中，所述伪栅极结构260还覆盖所述鳍部203部分顶部和侧壁。
本实施例中，所述伪栅结构270还位于鳍部203邻近所述凹槽202的区域上。
本实施例中，所述衬底200、鳍部203、隔离结构211、隔离层251与上一实施例相同，在此不做赘述。
综上，本发明实施例提供的半导体结构中，所述开口中的隔离结构表面与所述器件区的隔离结构表面齐平，能够使形成所述隔离结构的工艺更灵活，从而可以通过选择合适的隔离结构形成工艺减小刻蚀处理过程对鳍部的损耗，改善所形成半导体结构的性能。
进一步，伪栅极结构表面高于或者平齐鳍部顶部，能够减小鳍部与伪栅极结构之间的漏电。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。