1.一种应用于套筒天线的异质Ge基等离子pin二极管的制备方法，其特征在于，所述套筒天线包括：半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19)；
所述pin二极管天线臂(2)、所述第一pin二极管套筒(3)、所述第二pin二极管套筒(4)及所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半导体基片(1)上；所述pin二极管天线臂(2)与所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)通过所述同轴馈线(5)连接，所述同轴馈线(5)的内芯线(7)连接所述pin二极管天线臂(2)且所述同轴馈线(5)的外导体(8)连接所述第一pin二极管套筒(3)及所述第二pin二极管套筒(4)，所述Ge基等离子pin二极管用于制作固态等离子天线；
所述制备方法包括步骤：
(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；
(b)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(c)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；
(d)填充所述隔离槽以形成所述Ge基等离子pin二极管的所述隔离区；
(e)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；
(f)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成P型有源区和N型有源区；
(g)在所述GeOI衬底上形成引线，以完成所述Ge基等离子pin二极管的制备。
2.如权利要求1所述的制备方法，其特征在于，在步骤(a)中，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a)包括：
(a1)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(a2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
3.如权利要求1所述的制备方法，其特征在于，步骤(e)包括：
(e1)在所述GeOI衬底表面形成第二保护层；
(e2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(e3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。
4.如权利要求3所述的制备方法，其特征在于，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(e1)包括：
(e11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(e12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
5.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(f2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；
(f3)填充所述P型沟槽和所述N型沟槽。
6.如权利要求5所述的制备方法，其特征在于，步骤(f3)包括：
(f31)利用多晶SiGe填充所述P型沟槽和所述N型沟槽；
(f32)平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶SiGe层；
(f33)光刻所述多晶SiGe层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(f34)去除光刻胶；
(f35)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶SiGe层。
7.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在所述GeOI衬底上生成二氧化硅；
(g2)利用退火工艺激活有源区中的杂质；
(g3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；
(g4)钝化处理并光刻PAD以形成所述Ge基等离子pin二极管。
8.如权利要求1所述的制备方法，其特征在于，所述pin二极管天线臂(2)包括串行连接的pin二极管串(w1、w2、w3)，所述第一pin二极管套筒(3)包括串行连接的pin二极管串(w4、w5、w6)，所述第二pin二极管套筒(4)包括串行连接的pin二极管串(w7、w8、w9)，每个所述pin二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通过对应的所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)连接至直流偏置。
9.如权利要求8所述的制备方法，其特征在于，所述SPiN二极管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括SPiN二极管，所述SPiN二极管包括P+区(27)、N+区(26)、本征区(22)、P+接触区(23)及N+接触区(24)；所述P+接触区(23)分别连接所述P+区(27)与直流电源的正极，所述N+接触区(24)分别连接所述N+区(26)与直流电源的负极。
10.如权利要求1所述的制备方法，其特征在于，所述直流偏置线(9、10、11、12、13、14、15、16、17、18、19)采用CVD工艺制作于所述半导体基片(1)上。