一种增强光提取率的QLED场效应晶体管及其制备方法与流程

本发明涉及显示领域，尤其涉及一种增强光提取率的QLED场效应晶体管及其制备方法。

背景技术：

近年来，量子点发光二极管（QLED）因具备高亮度、低功耗、广色域、易加工等诸多优点在照明和显示领域获得了广泛的关注与研究。另外在微电子技术的发展背景下，场效应晶体管（FET）是目前现代微电子学中应用最广泛的器件之一。随着小尺寸、被动驱动技术的日渐成熟，大尺寸、主动驱动技术显示成为研究主流，且大尺寸显示需要TFT驱动技术，通过结合发光器件和FET的技术，可考虑将QLED和FET集成的QLED-FET集成发光器件，实现充分利用QLED的巨大应用前景。因此QLED-FET集成发光器件需要将发光单元集成于Si基等非透明衬底的，一方面利用Si基衬底与电路更好的集成效果，另一方面可通过制备顶发射器件解决传统底发射器件难与TFT相结合的问题。

近年来，虽然QLED-FET集成发光器件发光效率取得了较大的突破，但受限于波导模、表面等离子体模等模式限制，发光器件出光率仍然较低。

因此，现有技术还有待于改进和发展。

技术实现要素：

鉴于上述现有技术的不足，本发明的目的在于提供一种增强光提取率的QLED场效应晶体管及其制备方法，旨在解决现有QLED-FET集成发光器件出光率较低的问题。

本发明的技术方案如下：

一种增强光提取率的QLED场效应晶体管，其中，依次包括：表面具有多个纳米坑的SOI衬底、位于SOI衬底表面的QLED器件，所述SOI衬底包括依次设置的第一硅层、绝缘层和第二硅层。

所述的增强光提取率的QLED场效应晶体管，其中，所述QLED器件依次包括：空穴传输层、量子点发光层、电子传输层和顶电极。

所述的增强光提取率的QLED场效应晶体管，其中，所述QLED器件依次包括：电子传输层、量子点发光层、空穴传输层和顶电极。

所述的增强光提取率的QLED场效应晶体管，其中，所述第一硅层和第二硅层均为N型或P型掺杂硅层。

所述的增强光提取率的QLED场效应晶体管，其中，所述顶电极为具有双层结构的透明电极。

所述的增强光提取率的QLED场效应晶体管，其中，所述双层结构中的一层为Al，另一层为Ag。

所述的增强光提取率的QLED场效应晶体管，其中，所述顶电极为ITO或者IZO电极。

所述的增强光提取率的QLED场效应晶体管，其中，所述纳米坑的形状为圆柱状、圆锥状、锥台状、椭圆锥或者半球形。

一种如上所述的增强光提取率的QLED场效应晶体管的制备方法，其中，包括步骤：

A、在SOI衬底的表面制作多个纳米坑；所述SOI衬底包括依次设置的第一硅层、绝缘层和第二硅层

B、在SOI衬底表面制作QLED器件。

所述的制备方法，其中，所述步骤A中，采用纳米球刻蚀、聚焦离子束刻蚀或光刻方法制作纳米坑，使SOI衬底表面呈现凹凸不平的结构。

有益效果：本发明中，由于在SOI衬底表面含有周期性的纳米坑，从而使SOI衬底表面呈现出凹凸不平的结构，使其上QLED器件形成凹凸不平的结构，这种结构相对于传统平面结构，可提高光提取率，从而提高器件的出光效率。

附图说明

图1为本发明一种增强光提取率的QLED场效应晶体管较佳实施例的结构示意图。

图2为图1中SOI衬底的结构示意图。

图3为本发明一种增强光提取率的QLED场效应晶体管实施例一的结构示意图。

图4为本发明一种增强光提取率的QLED场效应晶体管实施例二的结构示意图。

具体实施方式

本发明提供一种增强光提取率的QLED场效应晶体管及其制备方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，图1为本发明一种增强光提取率的QLED场效应晶体管较佳实施例的结构示意图，如图所示，其依次包括：表面具有多个纳米坑的SOI衬底1、位于SOI衬底1表面的QLED器件2，如图2所示，所述SOI衬底1包括依次设置的第一硅层10、绝缘层11和第二硅层12。

本发明采用SOI衬底1，相对于传统通过溶液法制备绝缘层及蒸镀电极形成“电容单元”的方式，本发明保留了FET（场效应晶体管）作为电容单元驱动QLED发光的功能，满足了器件集成度，且更易于适合进一步对SOI衬底1的处理及QLED器件2结构的处理。由于SOI衬底1表面纳米坑型的凹凸结构的存在，相对于平衬底上，其形成了亚波长光栅结构，从而增强器件出光效率。

如图2所示，所述SOI衬底1，包括硅层（第一硅层10）、绝缘层11及绝缘层上硅（第二硅层12）三层。在所述第二硅层12表面进行刻蚀处理，使第二硅层12表面呈现一定的凹凸结构（即形成多个纳米坑），相对比平衬底，该凹凸结构会影响在其上制备得到的QLED器件2的结构及性能，具体表现在增强光提取率，提高器件出光效率。

本发明中，所述纳米坑可以是周期性的分布在所述第二硅层12表面，也可以是非周期性的分布在所述第二硅层12表面，只要能形成凹凸不平的结构即可。当然优选的是，周期性的分布在所述第二硅层12表面。

具体来说，所述第一硅层10为N型或P型掺杂硅层。第一硅层10其作为第一电极，第一电极为FET栅极，并作为FET阳极或FET阴极。

所述第二硅层12为N型或P型掺杂硅层，所述第二硅层12为第二电极，对第二硅层12表面进行刻蚀处理，使其表面产生多个纳米坑，刻蚀方法可以是纳米球刻蚀（NSL）、聚焦离子束刻蚀（FIB）或光刻等，这些方法可以控制纳米坑的深度和大小。其中的第二电极为FET源极，并作为FET阴极或FET阳极，还作为QLED阴极或阳极。所述纳米坑的形状为圆柱状、圆锥状、锥台状、椭圆锥或者半球形，这些结构均为纳米级别。

所述绝缘层11优选为PMMA或PI。

进一步，所述QLED器件2依次包括：空穴传输层、量子点发光层、电子传输层和顶电极。其中，所述空穴传输层的厚度为1-100nm，优选为40-50nm。量子点发光层的厚度为优选10-100nm。电子传输层优选具有高的电子传输性能的n型氧化锌，其较佳的厚度为30-60nm，另外还可根据需要增加电子注入层，电子注入层材料可以选择CsF，LiF，CsCO₃等化合物。另外还可根据需要增加空穴注入层，所述空穴注入层的材料可以但不限于PEDOT:PSS。

进一步，所述顶电极为具有双层结构的透明电极。所述双层结构中的一层为Al，另一层为Ag。除此之外，所述顶电极还可以为ITO或者IZO电极。所述顶电极作为FET漏极，并作为QLED阳极或QLED阴极，如通过蒸镀方式沉积双层结构为Al（10 nm）/Ag（2 nm）的透明电极，当然也可采用磁控溅射法制备ITO电极作为顶电极。总的来说，当第一硅层10作为FET阴极时，那么第二硅层12作为FET阳极，同时第二硅层12还作为QLED阳极，顶电极作为QLED阴极。当第一硅层10作为FET阳极时，那么第二硅层12作为FET阴极，同时第二硅层12还作为QLED阴极，顶电极作为QLED阳极。

进一步，所述QLED器件2的顺序还可进行调整，例如依次包括：电子传输层、量子点发光层、空穴传输层和顶电极。也即，将电子传输层和空穴传输层互换，从而形成不同结构的QLED器件。其中的各层材料与前述材料相同。另外还可根据需要增加电子注入层，电子注入层材料可以选择CsF，LiF，CsCO₃等化合物。另外还可根据需要增加空穴注入层，所述空穴注入层的材料可以但不限于PEDOT:PSS。

本发明还提供一种如上所述的增强光提取率的QLED场效应晶体管的制备方法较佳实施例，其包括步骤：

S1、在SOI衬底的表面制作多个纳米坑；所述SOI衬底包括依次设置的第一硅层、绝缘层和第二硅层

S2、在SOI衬底表面制作QLED器件。

在制备过程中，先对SOI衬底SOI基片可采用标准Shiraki方法清洗，包括有机溶剂环境超声、多步强酸处理等以除去表面绝缘层及有机杂质和金属元素杂质。

优选的，所述步骤S1中，采用纳米球刻蚀、聚焦离子束刻蚀或光刻方法制作纳米坑，从而使第二硅层表面形成凹凸不平的结构，并使其上QLED器件结构呈现凹凸不平的结构，相对比平衬底，这种结构能够增强光提取率，从而提高出光效率。当然，本发明也不限于采用刻蚀方法制作纳米坑。

实施例一

如图3所示，SOI衬底采用标准Shiraki方法清洗，包括有机溶剂环境超声、多步强酸处理等以除去表面绝缘层及有机杂质和金属元素杂质。SOI衬底从下至上依次包括第一硅层30、绝缘层31和第二硅层32。

第一硅层30可做N型掺杂处理，第一硅层30作为第一电极，第一电极为FET阴极，同时为FET栅极。

绝缘层31可选择PMMA或聚酰亚胺（PI）材料，例如选择PI材料时，可将PI和N,N-二甲基甲酰胺（DMF）按体积比为1﹕1配比稀释后旋涂在第一硅层30上。然后在红外箱中干燥5分钟，再在氩气氛围以及220℃条件下退火处理3小时。

对第二硅层32表面作刻蚀处理，使表面产生多个纳米坑，刻蚀处理可以采用纳米球刻蚀（NSL），聚焦离子束刻蚀（FIB）或光刻等。第二硅层32作为第二电极，第二电极为FET阳极，同时作为FET源极，同时第二电极也作为QLED阳极。

在第二硅层32表面沉积一层空穴传输层33，此空穴传输层33的厚度为1-100nm，优选40-50nm，如45nm。由于所采用空穴传输层33材料为溶液，可采用喷涂法或喷墨打印法等方式沉积，如采用喷涂法将溶液喷涂到垂直旋转的第二硅层32上以沉积空穴传输层33，然后对进行热处理（退火处理，除去溶剂），后续各功能层均可采用类似方法制作。所述空穴传输层33的材料可以为但不限于poly-TPD、TFB等有机传输材料，或NiO、MoO₃等无机传输材料或其复合物。另外，在沉积所述空穴传输层33之前，可先在第二硅层32上沉积一层空穴注入层，所述空穴注入层可以是PEDOT:PSS，所述空穴注入层的厚度为10-150nm，如75nm。

将量子点发光层34沉积在空穴传输层33表面，其厚度为10-100nm，如50nm。

沉积电子传输层35，其中电子传输层35优选具有高的电子传输性能的n型氧化锌，其较佳的厚度为30-60nm，如40nm，另外，还可根据需要在电子传输层35上沉积电子注入层，电子注入层材料可以选择CsF、LiF或CsCO₃等化合物。

沉积顶电极36，所述顶电极36为透明电极，作为QLED阴极，同时作为FET漏极，如通过蒸镀方式沉积双层结构为Al（10 nm）/Ag（2 nm）的透明电极。或采用磁控溅射法制备ITO电极。

实施例二

如图4所示，SOI衬底采用标准Shiraki方法清洗，包括有机溶剂环境超声、多步强酸处理等以除去表面绝缘层及有机杂质和金属元素杂质。SOI衬底从下至上依次包括第一硅层40、绝缘层41和第二硅层42。

第一硅层40可做N型掺杂处理，第一硅层40作为第一电极，第一电极为FET阳极，同时为FET栅极。

绝缘层41可选择PMMA或聚酰亚胺（PI）材料，例如选择PI材料时，可将PI和N,N-二甲基甲酰胺（DMF）按体积比为1﹕1配比稀释后旋涂在第一硅层40上。然后在红外箱中干燥5分钟，再在氩气氛围以及220℃条件下退火处理3小时。

对第二硅层42表面作刻蚀处理，使表面产生多个纳米坑，刻蚀处理可以采用纳米球刻蚀（NSL），聚焦离子束刻蚀（FIB）或光刻等。第二硅层42作为第二电极，第二电极为FET阴极，同时作为FET源极，同时也作为QLED阴极。

在第二硅层42表面沉积一层电子传输层43，其中电子传输层43优选具有高的电子传输性能的n型氧化锌，其较佳的厚度为30-60nm，如55nm。另外，还可在沉积电子传输层43之前沉积电子注入层，电子注入层材料可以选择CsF、LiF或CsCO₃等化合物。由于所采用电子传输层43材料为溶液，可采用喷涂法或喷墨打印法等方式沉积，如采用喷涂法将溶液喷涂到垂直旋转的第二硅层42上，以沉积电子传输层43，然后对进行热处理（退火处理，除去溶剂）。后续各功能层均可采用类似方法制作。

将量子点发光层44沉积在电子传输层43表面，其厚度为10-100nm，如50nm。

沉积空穴传输层45，此空穴传输层45的厚度为1-100nm，优选40-50nm，如45nm。所述空穴传输层45的材料可以为但不限于poly-TPD、TFB等有机传输材料，或NiO、MoO₃等无机传输材料或其复合物。另外，在所述空穴传输层45上还可沉积一层空穴注入层，所述空穴注入层的厚度为10-150nm，如75nm，所述空穴注入层可以是PEDOT:PSS。

沉积顶电极46，所述顶电极46为透明电极，作为QLED阴极，同时作为FET漏极，如通过蒸镀方式沉积双层结构为Al（10 nm）/Ag（2 nm）的透明电极。或采用磁控溅射法制备ITO电极。

综上所述，本发明中，由于在SOI衬底表面含有多个纳米坑，从而使SOI衬底表面呈现出凹凸不平的结构，使其上QLED器件形成凹凸不平的结构，这种结构相对于传统平面结构，可提高光提取率，从而提高器件的出光效率。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。