一种CMOS图像传感器的自对准注入制造方法与流程

本发明涉及集成电路制造加工技术领域，更具体地，涉及一种在进行CMOS图像传感器感光区N型杂质注入和传输晶体管P型杂质注入时的自对准注入制造方法。

背景技术：

CMOS图像传感器广泛应用于监控，拍照等领域。CMOS图像传感器最基本的元素是一个PN结感光二极管及与其相连的传输晶体管。传输晶体管的电学要求是不能与PN结感光区的N型杂质区穿通，包括表面穿通和表面下穿通，否则会影响暗电流与PN结可容纳的电子数。PN结感光区的电学要求是不能在电子通道上有势垒出现，否则会影响器件暗光响应。

请参阅图1，图1是一种CMOS图像传感器的结构剖面图。如图1所示，在形成图示竖直虚线左侧传输晶体管P型注入区时，通常可分为三步，自上而下分别为在衬底中的阈值电压调节注入，防穿通注入，阱注入。图示竖直虚线右侧衬底中感光区的N型杂质注入区(NPPD)提供重置后的电子数；第一P型杂质注入区(PPin)和深P阱(Deep p well)用于钳住感光器件重置后的电位；第二P型杂质注入区(PPin2)为用于防止感光区表面暗电流的产生而进行注入形成的，其剂量要比形成第一P型杂质注入区时的注入大。图中自右向左的虚线箭头为重置或电子导出时的通道，LTR为传输晶体管的注入光刻窗口，LNPPD为感光区的注入光刻窗口。

在进行上述注入时，传统的做法是通过两次光刻分别形成传输晶体管的P型注入区和感光区的N型杂质注入区及第一P型杂质注入区。由于光刻的精度问题，传输晶体管的P型杂质注入区和感光区PN结的N型杂质注入区可能会发生重叠现象，也可能会发生相互覆盖不到、产生间隙的现象。由于两次光刻无法准确对准，因而采用传统做法将存在下列问题：

1)如传输晶体管的注入光刻窗口LTR覆盖了感光区的注入光刻窗口LNPPD，将造成传输晶体管的P型杂质注入区过覆盖到PN结的N型杂质注入区，导致以后的感光区多晶硅栅下的N型杂质浓度变低，并导致栅氧化硅层与N型杂质注入区之间的电子通道出现势垒；这会影响器件的暗光响应。

2)如感光区的注入光刻窗口LNPPD覆盖了传输晶体管的注入光刻窗口LTR，将造成感光区PN结的N型杂质注入区过覆盖到传输晶体管的P型杂质注入区，导致以后的传输晶体管多晶硅栅下的P型杂质浓度变低，这样传输晶体管可能被穿通，导致感光区PN结的电荷容量降低；这会影响器件暗电流及可容纳的电子数，也会有少量的重置后残留电子，导致暗电流增加。

3)如感光区的注入光刻窗口LNPPD和传输晶体管的注入光刻窗口LTR之间有间隙，将造成感光区PN结的N型杂质注入区和传输晶体管的P型杂质注入区存有相互不覆盖的区域，并使得在栅氧下有一轻掺P型区出现，导致栅氧下的电子通道出现势垒；这同样会影响器件的暗光响应。

因此，实现感光区PN结的N型杂质注入区和传输晶体管的P型杂质注入区的精准对准，就显得非常重要。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS图像传感器的自对准注入制造方法。

为实现上述目的，本发明的技术方案如下：

一种CMOS图像传感器的自对准注入制造方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底中形成浅沟槽隔离及深P阱；

步骤S02：在所述衬底表面依次形成注入保护层、第一牺牲层，然后图形化所述第一牺牲层，形成传输晶体管的注入窗口；

步骤S03：通过所述传输晶体管的注入窗口，向所述衬底中进行P型杂质注入；

步骤S04：在上述器件表面淀积第二牺牲层，并进行平坦化，露出所述第一牺牲层表面；

步骤S05：去除所述第一牺牲层，然后以所述第二牺牲层为传输晶体管P型杂质注入区的掩蔽层，向所述衬底中进行感光区PN结的N型杂质注入及第一P型杂质注入，在所述衬底中形成器件的N阱和P阱；

步骤S06：去除所述第二牺牲层及注入保护层。

优选地，还包括：步骤S02中，在所述衬底表面先形成第三牺牲层，再形成注入保护层；步骤S06中，依次去除所述第二牺牲层、注入保护层及第三牺牲层。

优选地，步骤S03中，向所述衬底中进行P型杂质注入包括自下而上分次进行的阱注入，防穿通注入，以及阈值电压调节注入。

优选地，还包括步骤S07：在所述衬底表面形成栅氧化层，以及在所述栅氧化层上形成所述传输晶体管的栅极。

优选地，还包括步骤S08：在所述衬底中进行传输晶体管的源漏轻掺注入，形成栅极侧墙，以及进行传输晶体管的源漏注入。

优选地，步骤S08中，还包括形成栅极侧墙后，在感光区PN结的第一P型杂质注入区中进行第二P型杂质注入。

优选地，所述注入保护层的厚度不大于20纳米。

优选地，所述第一牺牲层的厚度为100-500纳米。

优选地，所述注入保护层的材质为氮化硅，所述第一牺牲层的材质为氧化硅。

优选地，所述第三牺牲层与所述栅氧化层的材质及厚度相同，所述第二牺牲层与所述传输晶体管栅极的材质及厚度相同。

从上述技术方案可以看出，本发明利用注入保护层对传输晶体管及感光区PN结以外的其他区域进行保护，由于传输晶体管P型杂质注入较深，在注入保护层上还淀积有第一牺牲层，以在图形化所述第一牺牲层后完成传输晶体管的P型杂质注入；然后通过淀积第二牺牲层并平坦化，去除感光区露出的第一牺牲层，以第二牺牲层作为传输晶体管P型杂质区的掩蔽层，这样就完成了图形转移并实现了高度对准，使得后续再进行感光区PN结的N型及P型注入时，就不会发生传输晶体管的P型杂质区与感光区PN结的N型及P型注入区相重叠或分离的问题，从而减少了暗电流和暗光响应受到对不准带来的不良影响。

附图说明

图1是一种CMOS图像传感器的结构剖面图；

图2是本发明的一种CMOS图像传感器的自对准注入制造方法流程图；

图3-图8是本发明一较佳实施例中根据图2的方法进行CMOS图像传感器的自对准注入的工艺步骤图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图2，图2是本发明的一种CMOS图像传感器的自对准注入制造方法流程图。如图2所示，本发明的一种CMOS图像传感器的自对准注入制造方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底中形成浅沟槽隔离及深P阱。

请参阅图3。可采用常规的半导体硅衬底10，在所述衬底10中采用常规CMOS工艺形成浅沟槽隔离(图略)及注入形成深P阱11。

步骤S02：在所述衬底表面依次形成注入保护层、第一牺牲层，然后图形化所述第一牺牲层，形成传输晶体管的注入窗口。

请参阅图3。接着，在所述衬底10表面依次淀积形成注入保护层16、第一牺牲层18；其中，所述注入保护层的厚度最好不大于20纳米，所述注入保护层的材质可为氮化硅等；由于传输晶体管的P型杂质注入较深，因此还需要在注入保护层上淀积一层较厚的第一牺牲层，因此，所述第一牺牲层的厚度可为100-500纳米，与传输晶体管的栅极厚度接近；所述第一牺牲层的材质可为氧化硅等。第一牺牲层作为本发明图形转移的第一步工艺层。

可在所述衬底10表面先形成一第三牺牲层15，作为后续器件栅氧化层的暂时替代；因此，所述第三牺牲层可采用与所述栅氧化层相同的材质及厚度。然后，再形成注入保护层。

接着，可在第一牺牲层上再形成光刻胶层17；然后，可通过光刻、刻蚀工艺图形化所述第一牺牲层18，形成传输晶体管的注入窗口(图示左侧缺口部分)，注入窗口以外的感光区仍被第一牺牲层所覆盖。刻蚀停止在注入保护层16。

步骤S03：通过所述传输晶体管的注入窗口，向所述衬底中进行P型杂质注入。

请继续参阅图3。接着，通过所形成的注入窗口，向所述衬底中进行P型杂质注入，可包括自下而上分次进行的不同注入深度及条件的阱注入，防穿通注入，以及阈值电压调节注入，以分别形成阱注入区12，防穿通注入区13，以及阈值电压调节注入区14。

步骤S04：在上述器件表面淀积第二牺牲层，并进行平坦化，露出所述第一牺牲层表面。

请参阅图4。接着，去除剩余的光刻胶，然后，在器件表面淀积形成第二牺牲层19，将注入保护层16和第一牺牲层18表面覆盖；接着，可对第二牺牲层19进行CMP平坦化，以露出所述第一牺牲层18表面。所述第二牺牲层可采用与后续传输晶体管栅极相同的材质及厚度，例如可采用多晶硅形成第二牺牲层。

步骤S05：去除所述第一牺牲层，然后以所述第二牺牲层为传输晶体管P型杂质注入区的掩蔽层，向所述衬底中进行感光区PN结的N型杂质注入及第一P型杂质注入，在所述衬底中形成器件的N阱和P阱。

请参阅图5。接着，可通过湿法工艺去除感光区露出的氧化硅第一牺牲层18，并停止在注入保护层16。

请参阅图6。然后，就可以所述第二牺牲层19为传输晶体管P型杂质注入区的掩蔽层，对其进行保护，并向所述衬底中进行感光区PN结的N型杂质注入及第一P型杂质注入，形成N型杂质注入区21及第一P型杂质注入区20。这样就完成了图形转移并实现了高度对准，使得再进行感光区PN结的N型及P型注入时，就不会发生传输晶体管的P型杂质区12-14与感光区PN结的N型及P型注入区21、20相重叠或分离的问题，从而减少了暗电流，避免了器件的暗光响应受到影响。

此时，就在所述衬底中形成了器件的N阱和P阱。

步骤S06：去除所述第二牺牲层及注入保护层。

请参阅图7。接着，可采用常规工艺，依次去除剩余的所述第二牺牲层19，去除注入保护层16，以及去除第三牺牲层15。

本发明还可进一步执行以下步骤：

步骤S07：在所述衬底表面形成栅氧化层，以及在所述栅氧化层上形成所述传输晶体管的栅极。

请继续参阅图7。接着，在去除第三牺牲层15之后的所述衬底10表面淀积或生长形成真正的器件栅氧化层22。

请参阅图8。然后，在所述栅氧化层22上形成所述传输晶体管的栅极25，例如形成多晶硅栅极。

步骤S08：在所述衬底中进行传输晶体管的源漏轻掺注入，形成栅极侧墙，以及进行传输晶体管的源漏注入。

请继续参阅图8。接着，可采用CMOS常规工艺，在所述衬底10中进行传输晶体管的源漏轻掺注入24(LDD)；然后，可继续在多晶硅栅极25侧部形成栅极侧墙26；并接着进行传输晶体管的源漏注入23(NSD)，以及在感光区PN结的第一P型杂质注入区20(P Pin)中进行第二P型杂质注入，形成第二P型杂质注入区27(P Pin2)。

综上所述，本发明利用注入保护层对传输晶体管及感光区PN结以外的其他区域进行保护，由于传输晶体管P型杂质注入较深，在注入保护层上还淀积有第一牺牲层，以在图形化所述第一牺牲层后完成传输晶体管的P型杂质注入；然后通过淀积第二牺牲层并平坦化，去除感光区露出的第一牺牲层，以第二牺牲层作为传输晶体管P型杂质区的掩蔽层，这样就完成了图形转移并实现了高度对准，使得后续再进行感光区PN结的N型及P型注入时，就不会发生传输晶体管的P型杂质区与感光区PN结的N型及P型注入区相重叠或分离的问题，从而减少了暗电流和暗光响应受到对不准带来的不良影响。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。