本发明涉及半导体技术领域，尤其涉及一种n型III族氮化物半导体材料及其制备方法。
背景技术：
III族氮化物材料(包含GaN、AlN、InN以及他们的合金材料)，常用的生长方法包括MOCVD方法、MBE方法以及HVPE生长方法。其中，MOCVD以及MBE方法的生长速度较低，通常用于生长厚度不超过15微米的GaN材料，用于光电子及微电子器件的制备。HVPE方法通常用于生长厚度大于15微米的厚层III族氮化物材料。
为了实现材料的n型掺杂，普遍采用的掺杂元素一般来自于IV族元素和VI族元素，典型的掺杂元素包括Si、Ge、Sn、O、S等。由于MOCVD及MBE生长速度较低、杂质掺入效率较高、生长厚度较薄，利用上述元素进行单一掺杂，就能够实现n型III族氮化物材料的制备，不存在较大的挑战。
对于HVPE生长方法而言，由于其生长速度快、杂质的掺入效率低、生长厚度较大，当气相中杂质源气体浓度高于一定程度时，随着生长厚度的累计，杂质原子会导致GaN样品表面发生一系列的变化。例如，采用Si掺杂的样品表面会形成一层SiN，从而表面发生钝化，阻碍了后续III族氮化物材料的材料生长，造成了表面形貌的恶化；采用Ge掺杂的样品表面会形成大量的孔洞，最终导致样品表面恶化。
上述现象发生的主要原因是气相中掺杂元素的原子浓度过高，上述掺杂杂质原子很容易在表面聚集，与NH3发生化学反应形成钝化层或者相互迁移聚球，进而阻扰了后续材料生长的进行。
解决这一问题的根本方法就是降低气相中的杂质浓度，而降低气相中的杂质浓度会导致样品中的载流子浓度降低，电学性质受到影响。
因此，针对上述问题，有必要提出进一步的解决方案。
技术实现要素：
本发明的目的在于提供一种n型III族氮化物半导体材料及其制备方法，以克服现有技术中存在的不足。
由于不同掺杂杂质元素引起表面恶化的原因不尽相同。例如对于典型的光电子器件用III族氮化物半导体材料而言，典型的电阻率需要小于0.01Ohm·cm，对应的掺杂浓度要大于1e18cm-3。如果采用单一元素掺杂，例如选择Si元素进行掺杂，随着生长厚度的增加，当厚度超过10微米以后，表面及环境中富集的Si元素可能与NH3发生反应，在III族氮化物半导体材料表面形成SixNy介质层。由于III族氮化物半导体材料在SixNy介质层上无法成核生长，从而导致了表面钝化，引起了表面恶化。如果仅仅采用Ge元素掺杂，随着生长厚度的增加，Ge元素在III族氮化物半导体材料生长表面能富集，由于在生长温度下，Ge元素呈现液态特征，也会阻碍III族氮化物半导体材料的后续生长，导致表面形貌的恶化。实验研究发现，上述表面恶化与掺杂元素的浓度存在非线性的正关联特征，当掺杂浓度大于等于1e18cm-3，非常容易呈现出表面恶化特性；当掺杂浓度小于1e18cm-3，上述表面恶化现象不会发生。上述对应表面恶化的临界掺杂浓度对生长参数也具有依赖关系。
本发明通过引入不同的n型掺杂元素，进行共同掺杂达到预定的n型载流子浓度要求，能够显著降低每一种掺杂杂质元素在气相中的浓度，使得每一种掺杂元素的浓度小于导致表面恶化的临界浓度，从而有效规避表面恶化的问题。
因此，为实现上述发明目的，本发明提供一种n型III族氮化物半导体材料，所述n型III族氮化物半导体材料中掺杂有第一掺杂源X和第二掺杂源Y，所述第一掺杂源X和第二掺杂源Y选自第IV族和第VI族中的元素；
所述第一掺杂源X的含量大于10％S，所述第二掺杂元Y的含量大于10％S，且所述第一掺杂源X和第二掺杂源Y的含量之和小于等于100％S，所述S为总掺杂量，所述n型III族氮化物半导体材料的厚度不小于15μm。
作为本发明的n型III族氮化物半导体材料的改进，所述第一掺杂源X和第二掺杂源Y选自：Si、Ge、Sn、O、S。
作为本发明的n型III族氮化物半导体材料的改进，所述第一掺杂源X为Si，所述第二掺杂源Y为Ge。
作为本发明的n型III族氮化物半导体材料的改进，所述Si:Ge＝(1:3)～(3:1)是一种优选的方案。
作为本发明的n型III族氮化物半导体材料的改进，所述III族氮化物半导体材料为GaN、AlN、InN、AlGaN、GaInN、AlInN和AlGaInN中的一种。
为实现上述发明目的，本发明提供一种n型III族氮化物半导体材料，所述n型III族氮化物半导体材料中掺杂有第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z，所述第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z选自第IV族和第VI族中的元素，所述N＞2；
所述第一掺杂源X的含量大于10％S，所述第二掺杂元Y的含量大于10％S、……、所述第N掺杂源Z的含量大于10％S，且所述第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z的含量之和小于等于100％S，所述S为总掺杂量，所述n型III族氮化物半导体材料的厚度不小于15μm。
为实现上述发明目的，本发明提供一种n型III族氮化物半导体材料的制备方法，其包括如下步骤：
S1、向反应室内通入反应气，与反应源反应；
S2、向反应室内的第一掺杂源X中通入反应气，得到第一掺杂气体；
S3、向反应室内的第二掺杂源Y中通入反应气，得到第二掺杂气体；
S4、第一掺杂气体、第二掺杂气体以及反应气与反应源的产物与NH3反应，在衬底区域得到X、Y共掺杂的n型III族氮化物半导体材料。
与现有技术相比，本发明的有益效果是：本发明的n型III族氮化物半导体材料具有多施主共掺的多种掺杂元素，避免了单一施主杂质源气体浓度过高导致的样品表面钝化和孔洞等问题，又通过多种杂质源掺杂产生的载流子之和，共同提供n型III族氮化物半导体材料内的载流子，达到器件对于n型III族氮化物半导体材料衬底电学性能的影响，制备出高质量n型III族氮化物半导体材料自支撑衬底。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的n型III族氮化物半导体材料制备方法一具体实施方式的方法流程示意图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
本发明的n型III族氮化物半导体材料中掺杂有第一掺杂源X和第二掺杂源Y，所述第一掺杂源X和第二掺杂源Y选自第IV族和第VI族中的元素。
其中，所述III族氮化物半导体材料可以为GaN、A lN、InN、A lGaN、Ga InN、A l InN和A lGa InN中的一种。所述第一掺杂源X的含量大于10％S，所述第二掺杂元Y的含量大于10％S，且所述第一掺杂源X和第二掺杂源Y的含量之和小于等于100％S，所述S为总掺杂量，所述n型III族氮化物半导体材料的厚度不小于15μm，所述n型III族氮化物半导体材料的厚度不小于15μm的原因在于，在薄膜材料体系中，不容易形成表面钝化或者出现孔洞的问题。
具体而言，所述第一掺杂源X和第二掺杂源Y可以选自：Si、Ge、Sn、O、S。优选地，所述第一掺杂源X为Si，所述第二掺杂源Y为Ge，其中，所述Si:Ge＝(1:3)～(3:1)。
如此，通过掺杂两种掺杂元素，掺杂元素的源气体的浓度分别小于出现掺杂钝化和掺杂孔洞的下限，因此不会导致样品形貌的恶化，且二者在n型III族氮化物半导体材料内部产生的载流子浓度之和能够达到器件对于衬底载流子浓度的要求，从而克服了单一施主杂质源气体浓度过高导致的样品表面钝化和孔洞等问题。
此外，本发明的n型III族氮化物半导体材料中并不限于掺杂两种掺杂源。当掺杂源大于两种时，本发明的n型III族氮化物半导体材料中掺杂有第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z，所述第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z选自第IV族和第VI族中的元素，所述N＞2。
其中，所述III族氮化物半导体材料为GaN、AlN、InN、AlGaN、GaInN、AlInN和AlGaInN中的一种。所述第一掺杂源X的含量大于10％S，所述第二掺杂元Y的含量大于10％S、……、所述第N掺杂源Z的含量大于10％S，且所述第一掺杂源X、第二掺杂源Y、……、第N掺杂源Z的含量之和小于等于100％S，所述S为总掺杂量，所述n型III族氮化物半导体材料的厚度不小于15μm。
针对所述掺杂两种掺杂元的n型III族氮化物半导体材料，本发明提供一种制备方法，所述制备方法包括如下步骤：
S1、向反应室内通入反应气，与反应源反应；
S2、向反应室内的第一掺杂源X中通入反应气，得到第一掺杂气体；
S3、向反应室内的第二掺杂源Y中通入反应气，得到第二掺杂气体；
S4、第一掺杂气体、第二掺杂气体以及反应气与反应源的产物与NH3反应，在衬底区域得到X、Y共掺杂的n型III族氮化物半导体材料。
下面，以GaN为例，详细介绍所述n型III族氮化物半导体材料的制备方法，其包括如下步骤：
S1、向HVPE反应室内的Ga源中通入HCl，得到GaCl气体。
具体地，所述HCl与所述Ga源在850℃下反应生成GaCl，同时，可通过调节HCl气体流量来控制GaCl气体的分压。
S2、向HVPE反应室内的第一掺杂源X中通入HCl，得到第一掺杂气体。
S3、向HVPE反应室内的第二掺杂源Y中通入HCl，得到第二掺杂气体；
S4、所述GaCl、第一掺杂气体、第二掺杂气体与NH3反应，在衬底区域得到X、Y共掺杂的GaN材料。
其中，所述GaCl、第一掺杂气体、第二掺杂气体通过H2与N2的混合载气输送下，送入衬底区域，得到X、Y共掺杂的GaN材料。所述第一掺杂源X和第二掺杂源Y选自第IV族和第VI族中的元素。
作为一种实施方式，所述第一掺杂源X和第二掺杂源Y选自：Si、Ge、Sn、O、S。优选地，所述第一掺杂源X为Si，所述第二掺杂源Y为Ge。此时，本发明的基于HVPE的GaN材料制备方法采用多施主共掺的方法来制备GaN材料。在HVPE生长GaN的过程中，同时通入含有Si杂质和Ge杂质的源气体，生成Si、Ge共掺杂的n型GaN。从而，气相中的Si杂质源气体和Ge杂质源气体的浓度分别小于出现Si掺杂钝化和Ge掺杂孔洞的下限，因此不会导致样品形貌的恶化，且二者在GaN材料内部产生的载流子浓度之和能够达到器件对于衬底载流子浓度的要求。
进一步地，当所述第一掺杂源X为Si，所述第二掺杂源Y为Ge时，所述Si:Ge＝(1:3)～(3:1)。所述HCl与所述Si源在850℃下反应生成SiHiClj，所述HCl与所述Ge源在850℃下反应生成GeCl4。此外，可通过调节HCl气体流量和Si舟开口尺寸来调节SiHxCly气体的分压，同理，可通过调节HCl气体流量和Ge舟开口尺寸来调节GeCl4杂质气体的分压。反应得到的GaCl、SiHiClj、GeCl4与NH3反应，在1040℃的条件下，在衬底区域得到Si、Ge共掺杂的GaN材料。
综上所述，本发明的n型III族氮化物半导体材料具有多施主共掺的多种掺杂元素，避免了单一施主杂质源气体浓度过高导致的样品表面钝化和孔洞等问题，又通过多种杂质源掺杂产生的载流子之和，共同提供n型III族氮化物半导体材料内的载流子，达到器件对于n型III族氮化物半导体材料衬底电学性能的影响，制备出高质量n型III族氮化物半导体材料自支撑衬底。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。