MOSFET封装结构的制作方法

本实用新型属于半导体封装技术领域，特别是涉及一种MOSFET封装结构。

背景技术：

MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来被广泛应用在大量电子设备中，包括电源、汽车电子、计算机和智能手机中等，受到越来越多的关注。

MOSFET器件通过将适当电压施加至MOSFET器件的栅极而工作，其接通该器件并形成连接MOSFET的源极(source)和漏极(drain)的通道以允许电流流动。在MOSFET器件中，期望在该晶体管接通时具有低的漏源接通电阻(漏源电阻，drain-on-source resistance)RDS(on)。MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能，散热性能的好坏又主要取决于封装形式。MOSFET的封装要求是大电流的承载能力、高效的导热能力以及较小的封装尺寸。传统MOSFET封装主要是TO、SOT、SOP、QFN、QFP等形式，这类封装都是 将芯片包裹在塑封体内，无法将芯片工作时产生的热量及时导走或散去，制约了MSOFET性能提升。而且塑封本身增加了器件尺寸，不符合半导体向轻、薄、短、小方向发展的要求。就封装工艺而言，这类封装都是基于单颗芯片进行，存在生产效率低、封装成本高的问题。

WLP即晶圆级封装(Wafer Level Package)，不同于传统的芯片封装方式(先切割再封装，而封装后至少增加原芯片20％的体积)，是一种新型封装技术。WLP是先在整片晶圆上进行封装和测试，然后再切割成单颗芯片，而且是基于整个晶圆进行的批量封装。将晶圆级封装技术引入到MOSFET领域，不仅可以提升MOSFET性能、缩小封装尺寸，而且可以提高生产效率、降低封装成本。

面板级封装(Panel Level Package),也是一种多芯片一起封装的技术，封装完毕后再切割成单颗芯片，提高生产效率，降低封装成本。

垂直MOSFET器件通过将漏极区置于与源极接点的相反的表面上来实现低的RDS(on)。通过将漏极区置于与源极接点相反的表面上，缩短了电流的传导通路(导电路径，conduction path)，这使得RDS(on)降低。对于这种构造，无法满足通常仅对一面做制程的晶圆级或面板级，必须结合硅穿孔TSV将源极导电垫、栅极导电垫和漏极区转移到同一个表面上。参见专利文献：ZL201110033784.4及专利文献：ZL201210087086.7，公开一种圆片级芯片尺寸封装，将芯片的源极和栅极电性引出 到芯片正面，且在芯片背面金属化，之后，还需要通过硅通孔(TSV)技术从芯片正面露出芯片背面金属，并通过在硅通孔内填金属，将设置的金属层漏极引到芯片正面，与源极和栅极形成同侧分布。该封装方案背金工艺复杂，良率低，且使用硅通孔(TSV)技术成本高。因此，产业在不断寻找新的封装结构技术，以期满足较小的封装结构、较高的导热与优良的导电性能。

技术实现要素：

为了克服传统MOSFET封装结构及其实现方法的不足，本实用新型提供一种MOSFET封装结构，使得MOSFET封装具有低的漏源接通电阻、结构简单、封装尺寸小、散热性能优异、且能承载大电流，提高生产效率并降低生产成本。

本实用新型的技术方案是这样实现的：

一种MOSFET封装结构，包括硅基板和MOSFET芯片，所述MOSFET芯片正面包含有源极导电垫和栅极导电垫，所述MOSFET芯片背面包含有漏极区，所述漏极区覆盖有金属层，所述硅基板具有第一表面和与其相对的第二表面，所述第一表面上形成有下沉凹槽，所述下沉凹槽底部铺设有导电层，该导电层延伸至所述硅基板的第一表面上，所述MOSFET芯片贴装到所述下沉凹槽内，且所述MOSFET芯片背面的漏极区金属层与所述下沉凹槽底部的导电层通过金属键合连接，所述源极导电垫、所述栅极导电垫及所述漏极导电垫上均形成有与外部互 连的导电体；所述硅基板正面上导电体以外部分由保护层包封。

进一步的，所述导电体为焊料凸点或铜柱焊料凸块。

进一步的，所述MOSFET芯片背面的漏极区上金属层材料为铝、钛、铜、银、镍、金一种。

进一步的，贴装后的MOSFET芯片正面与所述硅基板第一表面的高度差小于50微米。

进一步的，所述导电层、所述导电体为单层结构或多层结构，其材质包括铝、钛、铜、锡、银、镍、金的一种。

进一步的，所述导电层的平面尺寸小于所述硅基板的平面尺寸。

进一步的，所述MOSFET芯片背面通过软焊料与所述导电层实现电连接。

进一步的，所述导电层与所述硅基板之间具有一层绝缘层。

进一步的，所述下沉凹槽成腔型或沟槽型，所述下沉凹槽的侧壁与底部垂直或倾斜。

本实用新型的有益效果是：

(1)本实用新型通过溅射、电镀等方式在硅基板第一表面及其上的下沉凹槽内形成导电层，将MOSFET芯片背面贴装到下沉凹槽内，使导电层与MOSFET芯片背面漏极区直接接触形成欧姆接触，可将MOSFET芯片背面的漏极区经导电层引到基板第一表面，即MOSFET芯片正面，作为MOSFET芯片的漏极， 实现了源极、栅极、漏极的同一平面分布，这种结构缩短了MOSFET芯片与外界互联距离，增强了芯片的导电效果，并且MOSFET芯片与导电层大面积接触，散热性能优异。同时本实用新型封装结构简单，提高了封装良率。

(2)相比传统MOSFET封装，本实用新型提出的封装方法是基于整个晶片进行的，而不是基于单颗进行的，是一种晶片级封装，具有生产效率高、散热性能优异、周期短、封装成本低的优点。

附图说明

图1为本实用新型中MOSFET芯片结构示意图；

图2为本实用新型中具有下沉凹槽的硅基板结构示意图；

图3为本实用新型中在下沉凹槽底部及硅基板第一表面形成钛铜层结构示意图；

图4为本实用新型中在钛铜层上锡银层的结构示意图；

图5为本实用新型中将MOSFET芯片背面贴装到下沉凹槽内的结构示意图；

图6为本实用新型中将MOSFET芯片正面及基本第一表面上形成保护层并预留开口的结构示意图；

图7为本实用新型中在预留开口处制作焊盘的结构示意图；

图8为本实用新型中在焊盘上制作导电体，形成MOSFET封装结构的示意图；

图9为本实用新型MOSFET封装结构一实施例的俯视图；

图10为本实用新型MOSFET封装结构另一实施例的俯视图；

图11为本实用新型MOSFET封装结构中导电体形状为长方体凸块的实施例的俯视图；

结合附图做以下说明

100-硅基板，101-下沉凹槽，200-MOSFET芯片，201-源极导电垫，202-栅极导电垫，203-金属层，301-漏极导电垫，302-钛铜层，303-锡银层；401-第一导电体，402-第二导电体，403-第三导电体，500-保护层，601-漏极焊盘，602-源极焊盘，603-栅极焊盘，701-漏极开口，702-源极开口，703-栅极开口，

具体实施方式

为使本实用新型能够更加易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。本实施方式所说的结构或面的上、上面或上侧，还包括中间有其他层的情况。

如图8、图9、图10所示，一种MOSFET封装结构，包括硅基板100和MOSFET芯片200，所述MOSFET芯片正面包含有源极导电垫201和栅极导电垫202，所述MOSFET芯片背面包含有漏极区，漏极区上制作有金属层203，所述硅基板具有第一表面和与其相对的第二表面，所述第一表面上形成有下沉凹 槽101，所述下沉凹槽底部铺设有导电层，该导电层延伸至所述基板的第一表面上，作为漏极导电垫301，所述MOSFET芯片背面贴装到所述下沉凹槽的底部，且所述MOSFET芯片背面漏极区上的金属层与所述下沉凹槽底部的导电层通过金属键合连接，所述源极导电垫、所述栅极导电垫及所述漏极导电垫上均形成有与外部互连的导电体；所述基板正面上导电体以外部分由保护层500包封。

本实用新型MOSFET封装结构中，栅极控制源极向漏极的电流通断，由于公知的各MOSFET芯片的具体结构有差异，图8中对MOSFET芯片源极和栅极进行了简化，具体沟道未标示出。如栅极未在MOSFET芯片的正面，可通过内部电路引致MOSFE芯片的正面。本实施例中，导电体包括形成在漏极导电垫上的第一导电体401、形成在源极导电垫上的第二导电体402和形成在栅极导电垫上的第三导电体403，作为MOSFET封装结构与外电路的信号连接端口。优选的，第一、第二、第三导电体可以是焊料凸点、焊料凸块等，凸点或凸块包括单一结构或多层结构，其材质包括铝、钛、铜、锡、银、镍、金的一种，本实施例中为一凸点，凸点材质可以为纯锡或者锡银合金。其他实施例中，导电体形状可以为一长方体凸块，如图11所示。

优选的，可在保护层上预留对应源极导电垫、栅极导电垫、漏极导电垫的开口处制作焊盘，然后在焊盘上制作导电体。这样，漏极区的电性通过导电层引出至芯片正面形成漏极焊盘 601，在漏极焊盘上形成第一导电体401，源极导电垫的电性引出至芯片正面形成源极焊盘602，在源极焊盘上形成第二导电体402，栅极导电垫的电性引出至芯片正面形成栅极焊盘603，在栅极焊盘形成第三导电体403。

导电层可以为单层结构或多层结构，其材质包括铝、钛、铜、锡、银、镍、金的一种。在本实施例中，MOSFET封装结构的导电层为两层结构，下层为钛铜层302，上层为锡银层303，各层厚度范围为0.5μm-20μm，通过溅射、电镀等方式在硅基板上形成。形成的导电层与MOSFET芯片背面漏极区的金属层通过锡银焊接在一起以形成欧姆接触，这样，MOSFET芯片背面漏极区电性通过锡银导电层的方式引出，作为MOSFET芯片的漏极，可实现源极、栅极、漏极的同面分布。因此，本实用新型工艺简单，成本降低；且MOSFET芯片与导电层大面积接触保证了芯片良好的散热效果。在其他实施例中，MOSFET封装结构的导电层为一层结构，导电层为一钛铜层，在基板上需要放置MOSFET芯片的下沉凹槽底部位置的导电层上做锡银层，MOSFET芯片背面的金属层与下沉凹槽底部导电层上的锡银层键合，实现电性连接。

优选的，所述导电层的平面尺寸小于所述硅基板的平面尺寸。即导电层未延伸至硅基板的边缘，以使所述保护层包覆所述导电层，避免导电层外露被水汽等侵蚀。

优选的，贴装后的MOSFET芯片正面与所述硅基板第一表面的高度差小于50微米。更佳的，硅基板下沉凹槽的深度与 MOSFET芯片厚度接近相同或相同，即MOSFET芯片的正面基本与硅基板上表面齐平。

优选的，所述MOSFET芯片背面通过软焊料与所述导电层实现电连接。

优选的，所述漏极、源极、栅极对应的焊料凸点或凸块的各自数量大于等于1。

优选的，所述导电层与所述硅基板之间具有一层绝缘层。如二氧化硅，防止芯片漏电，提高可靠性。

下沉凹槽的形状可为腔型，其俯视图如图2所示。也可为沟道型，其俯视图如图3所示。下沉凹槽的侧壁与底部垂直或倾斜。

作为一种优选实施方式，本实用新型一种MOSFET封装结构的制作方法，包括以下步骤：

a、参见图1，提供若干MOSFET芯片200，所述MOSFET芯片正面包含有源极导电垫201和栅极导电垫202，所述MOSFET芯片的背面含有漏极区及漏极区上的金属层203，其中，所述栅极导电垫与源极导电垫、漏极区之间均绝缘隔离；

具体实施时，若干MOSFET芯片可由一MOSFET晶圆切割分离而成。

b、参见图2、图3和图4，提供一表面具有若干下沉凹槽101的硅片，作为硅基板100，在硅片具有下沉凹槽的表面镀导电层，导电层覆盖下沉凹槽底部，并延伸至硅片表面，作为漏极导电垫301；以下步骤也是在硅片上封装，为便于视图， 仅画出一个单元的示例。本实施例中，导电层为两层，先溅射或电镀一层钛铜层302，参见图3，再在其上形成锡银层303，参见图4。这里的硅片可以为硅晶圆或硅面板。

c、参见图5，将MOSFET芯片背面的金属层203通过导电材料粘结或焊接到导电层，使漏极区与导电层电连接；

在其他实施例中，导电层为一钛铜层，在需要放置MOSFET芯片的下沉凹槽底部位置的导电层上做锡银层，MOSFET芯片背部金属层203与凹槽底部导电层上的锡银层键合，实现电性连接。

d、参见图6、图7和图8，在硅片埋入MOSFET芯片的表面制备一层保护层500，所述保护层上预留有暴露所述源极导电垫、所述栅极导电垫及所述漏极导电垫的开口，在开口处制备与外部互连的导电体(焊料凸点或焊料凸块)；较佳的，在保护层上预留对应源极导电垫、栅极导电垫、漏极导电垫的开口处制作焊盘(金属下凸点UBM)，然后在焊盘上制作导电体，以增加焊料凸点或凸块的结合力等。具体的，开口由对应漏极导电垫的漏极开口701、对应源极导电垫的源极开口702和对应栅极导电垫的栅极开口703组成；焊盘由对应漏极开口的漏极焊盘601、对应源极开口的源极焊盘602和对应栅极开口的栅极焊盘603组成；导电体由对应漏极焊盘的第一导电体401、对应源极焊盘的第二导电体402和对应栅极焊盘的第三导电体403组成。在开口处制备凸点或凸块。可以通过印刷锡膏或电镀锡球或植球等工艺，并用回流的方法形成焊料凸点(如锡 球)；或者电镀形成焊料凸点，或者电镀形成焊料凸点(金属柱)或焊料凸块(金属块)。各电极对应凸点或凸块的个数视电极面积大小，可适当增加数量。

e、切割硅片，参见图8，形成单颗MOSFET封装结构。

相比传统MOSFET封装，本实用新型MOSFET封装结构的制作方法是基于整个晶圆进行的，是一种晶圆级封装，且避免了硅通孔工艺，简化了工艺步骤，降低了封装成本，提高了生产效率，具有生产效率高、周期短、封装成本低的优点。

以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。