显示装置及其制造方法与流程

本发明涉及一种具有设置于基板上的薄膜晶体管(tft)的显示装置及其制造方法，特别是涉及一种具有不同半导体材料的主动层的复合薄膜晶体管(hybridtft)结构及其制造方法。

背景技术：

目前，有利用发光二极管(led)与有机发光二极管(oled)技术制作的显示器，对于该种显示器来说，其需要高分辨率、更小尺寸、以及更稳定的具有较低功率与较低mura缺陷的晶体管。

由于具有较非晶硅高的载流子迁移率、低制作工艺处理温度、以及光学透明度，金属氧化物半导体已用于该种装置的制造。然而，由金属氧化物半导体所制作的薄膜晶体管对氢含量是敏感的，其中层与层之间的氢往往通过扩散方法进入半导体层，导致薄膜晶体管稳定性受到影响，容易受到电压/光偏置情况下导致晶体管起始电压偏移。

因此，开发一种不易受现有技术中的氢杂质问题影响的薄膜晶体管及其制造方法是需要的。

技术实现要素：

因此，本发明是关于一种具有复合薄膜晶体管(hybridtft)结构的显示装置及其制造方法。本发明的优点与特征描述如下。

根据本发明的一实施例，提供一种显示装置，包括：一基板；一第一薄膜晶体管，在该基板上，该第一薄膜晶体管包括一第一主动层、一第一栅绝缘层、以及一第一栅极；以及一第二薄膜晶体管，在该基板上，该第二薄膜晶体管包括一第二主动层、一第二栅绝缘层、以及一第二栅极；其中该第一栅绝缘层设置于该第一栅极与该第一主动层之间，且该第一栅绝缘层接触该第一主动层，其中该第二栅绝缘层设置于该第二栅极与该第二主动层之间，且该第二栅绝缘层接触该第二主动层，其中该第一主动层的材料不同于该第二主动层的材料，其中该第二栅绝缘层的氢浓度不同于该第一栅绝缘层的氢浓度。

根据本发明的另一实施例，提供一种显示装置，包括：一基板；一第一薄膜晶体管，在该基板上，该第一薄膜晶体管包括一第一主动层、一第一栅绝缘层、以及一第一栅极；以及一第二薄膜晶体管，在该基板上，该第二薄膜晶体管包括一第二主动层、一第二栅绝缘层、以及一第二栅极；其中该第一栅绝缘层设置于该第一栅极与该第一主动层之间，且该第一栅绝缘层接触该第一主动层，其中该第二栅绝缘层设置于该第二栅极与该第二主动层之间，且该第二栅绝缘层接触该第二主动层，其中该第一主动层的材料不同于该第二主动层的材料，以及该第一栅绝缘层的材料不同于该第二栅绝缘层的材料，其中该第二主动层的材料包括金属氧化物，以及该第二栅绝缘层的材料包括氧化硅。

在一实施例中，该第二主动层的材料包括金属氧化物。

在一实施例中，该第二栅绝缘层的氢浓度(hydrogenconcentration)低于或等于5原子百分比，以及高于或等于0原子百分比。

在一实施例中，该第一栅绝缘层的氢浓度高于5原子百分比，以及低于10原子百分比。

在一实施例中，该第一栅绝缘层的材料包括氧化硅、氮化硅、或氮氧化硅的至少其中之一，以及该第二栅绝缘层的材料包括氧化硅或氮氧化硅的至少其中之一。

在一实施例中，该第一栅绝缘层与该第二栅绝缘层重叠。

根据本发明的另一实施例，提供一种显示装置的制造方法，包括：形成一第一主动层于一基板上；形成一第二主动层于该基板上；形成一第一栅绝缘层直接于该第一主动层上；形成一第二栅绝缘层直接于该第二主动层上；形成一第一栅极于该第一栅绝缘层上，其中该第一主动层、该第一栅绝缘层、以及该第一栅极形成一第一薄膜晶体管；以及形成一第二栅极于该第二栅绝缘层上，其中该第二主动层、该第二栅绝缘层、以及该第二栅极形成一第二薄膜晶体管；其中该第一主动层的材料不同于该第二主动层的材料，其中该第二栅绝缘层的氢浓度不同于该第一栅绝缘层的氢浓度。

在一实施例中，该制造方法还包括于形成该第二主动层之前，形成一遮蔽层(blankinglayerorshieldinglayer)于该基板上。

应当理解的是，上述描述与说明书中的描述是示例性与解释性的，其目的不在限缩本发明的范围，其中本发明的不同实施例可径行组合而不会改变本发明的范围。

现将参照附图以更详细地解释根据本发明不同实施例具有复合薄膜晶体管结构的显示装置及其制造方法的示例。

附图说明

图1为本发明的第一实施例，一种显示装置的剖面示意图；

图2a～图2f为本发明的第一实施例，一种显示装置的制造流程的示意图；

图3为本发明的第一实施例，一种显示装置制造方法的制造流程图；

图4为本发明的第二实施例，一种显示装置的剖面示意图；

图5a～图5d为本发明的第二实施例，一种显示装置的制造流程的示意图；

图6为本发明的第三实施例，一种显示装置的剖面示意图；

图7为本发明的第三实施例，一种显示装置制造方法的制造流程图；

图8a～图8d为本发明的第三实施例，一种显示装置的制造流程的示意图；

图9为本发明的第四实施例，一种显示装置的剖面示意图；

图10、图11为本发明第三实施例的变形(第五实施例、第六实施例)，一种显示装置的剖面示意图；

图12a～图12l为本发明的第七实施例，一种显示装置的剖面示意图；

图13a～图13l为本发明第七实施例的其中之一，一种显示装置的制造流程的示意图；

图14a～图14l为本发明第七实施例的其中之另一，一种显示装置的制造流程的示意图；以及

图15a～图15m为本发明第七实施例的其中之另一，一种显示装置的制造流程的示意图。

符号说明

10、40、60、90、100、1111、1200复合薄膜晶体管结构；

100、400、600、900、1201基板；

101掩模；

102光致抗蚀剂；

110、410、610、910、1010、1110、1210第二薄膜晶体管；

114、414、614、914、1114、1214第二主动层；

116、416、1216第二栅绝缘层；

117、417、617、917、1017、1117、1218第二栅极；

119、419、619、1019、1119、1219第二源极/漏极；

120、420、620、920、1020、1120、1220第一薄膜晶体管；

124、424、624、924、1224第一主动层；

126、426、626、926、1226第一栅绝缘层；

127、427、627、927、1228第一栅极；

128、428、628、928第一源极/漏极区；

129、429、629、1029、1129、1229第一源极/漏极；

130、430、630、930、1235遮蔽层；

140、440、1230缓冲层；

141、441第一子层；

142、442第二子层；

143、443第三子层；

150、450、650、950、1250层间介电层；

160、460、670、970第一钝化层；

175、475、675、1075绝缘层；

180、480、680第二钝化层；

190、490、690共电极；

195、495、695、1295像素电极；

300沉积缓冲层；

310沉积第一主动层；

320形成栅绝缘层与栅极；

330沉积层间介电层；

340形成源极与漏极；

350沉积第一钝化层；

640、940第一缓冲层；

660、960、1060、1160第二缓冲层；

700沉积遮蔽层于基板上；

705沉积第一缓冲层；

710形成第一薄膜晶体管于第一缓冲层上；

715沉积层间介电层；

720沉积第二主动层；

725沉积第二缓冲层；

730形成第二栅极；

735沉积第一钝化层；

740形成源极与漏极；

1070、1275钝化层；

1216a第一次栅绝缘层；

1216b第二次栅绝缘层；

1217、1227第三栅绝缘层；

1219a第二源极/漏极区；

1240第一层间介电层。

具体实施方式

在各图中，类似元件可提供类似标号。应当注意的是，附图并不须绘制成任何尺度或比例，而是绘制以提供对根据本发明的方法以及所得的复合薄膜晶体管结构及元件的理解。因此，这些说明的目的并不在于限缩本文所述本发明的范围，而是提供其示例性说明。

[不同实施例的探讨]

如使用在本发明不同的实施例中，“于…上”一词广义地包括一层“直接地于…上”，例如接触，或“间接地于…上”，例如未接触另一层。此外，除非另有说明，“于…下”一词广义地包括“直接地于...下”以及“间接地于...下”。

尽管“第一”、“第二”等词可用于描述各种层与步骤，然而，这些特征不应被这些指定所限制，因这样的指定仅被用来区分一个特征与另一个特征。应当理解的是，本领域具有通常知识者将理解任何步骤或特征的组合可被纳入以下描述的任何实施例中，以达到本发明的期望效果。

如上所述，薄膜晶体管中的电子迁移率需被增强，以增加响应速度，并且当保持小尺寸时，仅需要较少量的功率(或电流)。举例来说，因氢离子是在制造中所使用的反应物气体的组分，所以对薄膜晶体管中的层别来说氢浓度是重要的，例如在氧化硅或氮化硅层的生产。氢离子可负责硅主动层中悬浮键的钝化，并因此降低硅主动层的漏电流大小及提高硅半导体稳定性。但在金属氧化物主动层中导入氢离子可在金属氧化物主动层中产生自由电子，过多自由电子将其电子迁移率提升至导电程度，然而，容易使金属氧化物主动层失去半导体的特性。为克服此缺陷，本发明开发制造用于显示装置的复合薄膜晶体管结构，其具有至少一第一薄膜晶体管与至少一第二薄膜晶体管，其中第二薄膜晶体管具有主动层，例如金属氧化物半导体材料层，其接触栅绝缘层，而此栅绝缘层的氢浓度低于与第一薄膜晶体管结合的栅绝缘层的氢浓度。例如，在一实施例中，显示装置包括第一薄膜晶体管以及第二薄膜晶体管，第一薄膜晶体管包括设置在第一栅极与第一主动层之间的第一栅绝缘层，第二薄膜晶体管包括设置在第二栅极与第二主动层之间的第二栅绝缘层，其中第一栅绝缘层与第一主动层接触，第二栅绝缘层与第二主动层接触，且第二栅绝缘层的氢浓度低于第一栅绝缘层的氢浓度。例如，根据另一实施例，第二栅绝缘层的氢浓度可小于5原子百分比，且大于或等于0(或实际上为)，以及小于3原子百分比，且大于或等于1，而第一栅绝缘层的氢浓度可大于5原子百分比。

在本发明的部分实施例中，第一薄膜晶体管的主动层的材料与第二薄膜晶体管的主动层的材料不同。在一实施例中，第二薄膜晶体管的主动层例如是金属氧化物半导体(oxide)材料层，其氧化物半导体材料可例如是igzo、igzto或其他氧化物半导体材料。第一薄膜晶体管的主动层例如是低温多晶半导体(ltps)材料层，或其他跟第二薄膜晶体管主动层材料不同的半导体材料。在本发明的部分实施例中，第二薄膜晶体管的主动层是铟镓锌氧化物(igzo)材料，因此获得igzo薄膜晶体管。基板可包括显示区(displayarea)以及位于显示区外部且与显示区相邻的非显示区(non-displayarea)，其中显示区包括以矩阵排列的多个像素，并搭配各种显示介质层。例如搭配液晶层，而成为液晶显示器(lcd)，或是搭配发光二极管(led)或有机发光二极管(oled)，以生产出利用发光二极管(led)或有机发光二极管(oled)技术的显示器。背光模块中，或是显示介质层、彩色滤光层或波长转换层可更选择性的包括量子点，于此并不限制。而非显示区包括驱动电路以及用于驱动像素的元件或是静电防护元件(esdprotectingelements)。第一薄膜晶体管与第二薄膜晶体管可包括在显示区或非显示区中，或其组合，其中第一薄膜晶体管与第二薄膜晶体管可沿着基板彼此分开或靠近(例如彼此相邻)。在另一实施例中，至少部分的第一薄膜晶体管与第二薄膜晶体管可重叠。且第一薄膜晶体管或第二薄膜晶体管的数量并不限制，可视需求变更第一薄膜晶体管或第二薄膜晶体管的数量组合。

薄膜晶体管基板可为刚性或可挠基板且可为单层或多层组合。基板也可为非可挠式或可挠式基板，基板的材料例如可为玻璃、聚酰亚胺(pi)、聚对苯二甲酸乙二酯(pet)或polymethylmethacrylate(pmma)，但不限于此。

复合薄膜晶体管结构可选择性地包括遮蔽层(blankinglayerorshieldinglayer)，其用于遮蔽光线穿过玻璃基板以改善显示器的整体对比度与性能。或者，遮蔽层也可保护薄膜晶体管降低背光影响并使光漏电流较小。遮蔽层可为单层结构或多层结构。在部分实施例中，遮蔽层可提供作为位于基板上方、第一薄膜晶体管及/或第二薄膜晶体管下方的遮蔽层，作为非导电型或导电型层。遮蔽层可包括遮蔽材料(包括金属层，例如铬、铝或氧化铬)、光吸收材料(lightabsorbingmaterial)(例如聚合物或氧化物)、黑色颜料颗粒(例如炭黑)、本领域已知的其它材料、或用于遮光的其它材料，例如栅极与栅绝缘层的组合。

此外，复合薄膜晶体管结构也可包括以下的一或多种结构：在基板上所提供的至少一缓冲层，以至少保护数层主动层免于来自基板的移动离子所导致的劣化、促进电子迁移率、防止粒子来自主动层的扩散或扩散至主动层、或改善导热性；在至少一缓冲层上所形成的至少一层间介电层，其中源极/漏极形成于其中，例如利用掩模制作工艺在不同层中形成接触孔；以及于源极/漏极上所形成的至少一钝化层，以钝化所述层并改善偏压稳定性。

缓冲层可包括至少一无机或有机层及/或遮蔽层，例如氧化物层(例如氧化硅)、氮化物层(例如氮化硅)、或聚合物层等，或其组合。层间介电层、钝化层或绝缘层可由无机或有机绝缘层或其他适合材料的各种组合所形成。有机层可由聚合物例如聚对苯二甲酸乙二醇酯(pet)、聚酰亚胺、聚碳酸酯、环氧树脂、聚乙烯、苯并环丁烯(bcb)聚合物及/或聚丙烯酸酯所形成。无机层可为氧化铝、氧化锶、氮化硅、三氧化二铝、氧化硅、氢硅酸盐(hsq)、氧化钛、聚硅氧烷(poly-siloxane)或其组合。根据本发明不同实施例的需要，任何上述层可包括单层或多层。

对于薄膜晶体管，第一与第二薄膜晶体管是具有主动层(例如半导体材料层)的薄膜晶体管。在一具体实施例中，第一薄膜晶体管为ltps薄膜晶体管，第二薄膜晶体管为igzo薄膜晶体管，其均为多层薄膜晶体管。igzo薄膜晶体管包括铟镓锌氧化物(igzo)主动层，而ltps薄膜晶体管包括低温多晶硅(ltps)主动层。igzo薄膜晶体管与ltps薄膜晶体管也包括栅极，且可包括设置在主动层上或下及/或包围主动层的栅绝缘层，例如ltps或igzo半导体材料层。也就是说，在上栅极或下栅极薄膜晶体管结构中，栅绝缘层是栅极与主动层之间的绝缘层。此外，至少其中之一的薄膜晶体管包括连接至电路或像素的源极/漏极，其中通过掺杂制作工艺(例如利用掺杂杂质)形成主动层的源极/漏极区，及/或在导体化制作工艺(例如利用等离子体处理、或蚀刻、或沉积额外的金属)中制作，以形成源极/漏极区。如此，薄膜晶体管主动层可被掺杂而形成n--通道及/或p-通道薄膜晶体管。栅极可由各种金属所形成，例如镓、铟、锡、钛、铝、锌、或其类似物，而栅绝缘层可由绝缘材料所形成，例如氧化硅、氮化硅、或高介电常数材料(例如氮化硅(si3n4)、三氧化二铝或氧化铪等)。根据本发明不同实施例的需要，栅极可包括单层或多层。值得注意的是，具有不同膜密度或组成的绝缘层可视为不同的材料层。举例来说，具有不同的膜密度或不同的硅、氧组成比的氧化硅材料层，例如作为栅绝缘层、缓冲层、或层间介电层，其可被视为不同的层。当以相同蚀刻剂进行蚀刻时，不同材料层可具有不同的蚀刻速率。

值得注意的是，虽此处所述的具体实施例讨论了与主动层接触的栅绝缘层，但，应可理解的是，位于薄膜晶体管的主动层与栅极之间的任何层(其可位于主动层的上或下)可作为栅绝缘层，其中本发明的好处将于此处被理解。在具有下栅极薄膜晶体管结构(未图示)的其他实施例中，栅绝缘层可设置于栅极上，然而，仍设置于栅极与主动层之间，但并不限于此。

尽管未详细讨论，薄膜晶体管是可通过各种技术而形成，包括但不限定于，真空沉积(包括化学气相沉积与等离子体增强化学气相沉积)、含浸涂布(dipcoating)、旋转涂布、印刷、喷雾涂布(spraycoating)、滚轮涂布(rollcoating)、溅镀、光刻、掩模、或光致抗蚀剂等。

在一实施例中，本发明的特征之一是与igzo薄膜晶体管的主动层接触的栅绝缘层为氧化硅层，其氢浓度低于复合薄膜晶体管结构中其他氧化硅或氮化硅层的氢浓度。举例来说，与igzo薄膜晶体管的主动层接触的氧化硅层(栅绝缘层)的氢浓度小于或等于约5原子百分比，且大于或等于0原子百分比(在另一实施例中，大于或等于0原子百分比，且小于或等于约3原子百分比)，然而，复合薄膜晶体管结构中其他氧化硅或氮化硅层的氢浓度可大于或等于约5原子百分比，如以下所进一步讨论。通过利用具有较低氢浓度的栅绝缘层与igzo主动层接触，可保持igzo主动层的半导体特性，使薄膜晶体管于低栅极电压下的电流维持在关闭(off)的状况，此是由于氢对主动层的影响较小所致。

[第一实施例]

如图1所示，揭示本发明的第一非限制性实施例，其中图1为显示装置的剖面示意图，其揭示用于显示装置的复合薄膜晶体管(hybridtft)结构10，复合薄膜晶体管结构10包括至少一第一薄膜晶体管(例如ltps薄膜晶体管)与至少一第二薄膜晶体管(例如igzo薄膜晶体管)于基板上。在此实施例中，复合薄膜晶体管结构10包括基板100、第二薄膜晶体管110、以及第一薄膜晶体管120。基板100可以是非可挠式或可挠式基板，或单层或多层组合。基板100的材料例如可为玻璃、聚酰亚胺(pi)、聚对苯二甲酸乙二酯(pet)或polymethylmethacrylate(pmma)，但不限于此。第二薄膜晶体管110与第一薄膜晶体管120设置于基板100上。第二薄膜晶体管110例如为氧化铟镓锌(indiumgalliumzincoxide，igzo)薄膜晶体管。第一薄膜晶体管120例如为低温多晶硅(lowtemperaturepolysilicon，ltps)薄膜晶体管。第二薄膜晶体管110包括第二主动层114、第二栅绝缘层116、第二栅极117、第二源极119、以及第二漏极119。第二主动层114可为氧化物半导体材料，例如是氧化铟镓锌(igzo)半导体材料层。第一薄膜晶体管120包括第一主动层124、第一栅绝缘层126、第一栅极127、第一源极129、以及第一漏极129。第一主动层124可为与第二主动层114不同的半导体材料，例如是低温多晶硅(ltps)半导体材料层。在此实施例中，可选择性地视需求而还包括遮蔽层130(blankinglayerorshieldinglayer)。在一实施例中，遮蔽层130可为黑矩阵层。遮蔽层130设置于基板100上，位于第二薄膜晶体管110与第一薄膜晶体管120下方。在第二薄膜晶体管110中，第二主动层114设置于遮蔽层130上。

在此实施例中，缓冲层140设置于基板100上，位于第一薄膜晶体管120下方，并设置于第二薄膜晶体管110中的第二主动层114上。在此实施例中，第二薄膜晶体管110除了具有第二栅绝缘层116之外，位于第二主动层114上方，第二栅极117下方的缓冲层140也可作为栅绝缘层。缓冲层140可包括氧化硅单层或包括不同氧化硅、氮化硅、及/或氮氧化硅层的多层。举例来说，在一实施例中，第一子层141包括氧化硅，第二子层142包括氮化硅，以及第三子层143包括氧化硅。如上所讨论，本发明重要特征之一为第一子层141与主动层(例如第二主动层114)接触，第一子层141为氧化硅层，其氢浓度低于复合薄膜晶体管结构10中的其他氧化硅或氮化硅层的氢浓度。“接触”所指例如为直接与主动层相邻或位于其上。例如第一子层141的氢浓度低于或等于约5原子百分比，以及高于或等于0原子百分比(在另一实施例中，其氢浓度高于或等于0原子百分比，以及低于或等于约3原子百分比)，而复合薄膜晶体管结构10中的其他氧化硅或氮化硅层的氢浓度高于或等于约5原子百分比。

更具体地来说，在此实施例中，与第二主动层114接触的第一子层141的氢浓度低于与第一主动层124(例如为低温多晶硅(ltps)半导体材料)接触的第一栅绝缘层126的氢浓度。

在缓冲层140上，形成或沉积第一主动层124(例如低温多晶硅(ltps)主动层)，以形成第一薄膜晶体管120(例如低温多晶硅(ltps)薄膜晶体管)。第一薄膜晶体管120具有第一栅极127、以及位于第一主动层124上与第一源极/漏极区128连接的第一源极/漏极129。第一源极/漏极区128通过掺杂而形成，例如形成n-型或p-型薄膜晶体管，其中第一栅绝缘层126与第一栅极127形成或沉积于第一主动层124上。在第二薄膜晶体管110(例如igzo薄膜晶体管)中，第二栅绝缘层116与第二栅极117形成于第二主动层114(例如氧化铟镓锌(igzo)主动层)上的缓冲层140上。复合薄膜晶体管结构10也包括层间介电层150，其形成或沉积于缓冲层140、第二薄膜晶体管110、以及第一薄膜晶体管120上。层间介电层(interlayerdielectriclayer)150可为单层或多层结构，其中各层可包括氧化硅及/或氮化硅。

源极/漏极形成于层间介电层150上，或设置于层间介电层150中，穿过层间介电层150，例如穿过接触孔，其中第二源极/漏极119提供第二薄膜晶体管110，与第一源极/漏极区128接触的第一源极/漏极129提供第一薄膜晶体管120。在此实施例中，第一薄膜晶体管120为n-通道薄膜晶体管或p-通道薄膜晶体管。当提供至少两个第一薄膜晶体管(例如低温多晶硅(ltps)薄膜晶体管)时，此对第一薄膜晶体管定义出一n-通道薄膜晶体管以及一p-通道薄膜晶体管。如图1所示，第二主动层114(例如氧化铟镓锌(igzo)主动层)未与第一主动层124(例如低温多晶硅(ltps)主动层)在相同的平面上，也就是说，第一主动层124与第二主动层114设置于缓冲层140的不同侧。如上所讨论，本发明的优点之一为第二薄膜晶体管110的第二栅绝缘层116的氢浓度低于第一薄膜晶体管120的第一栅绝缘层126的氢浓度。

复合薄膜晶体管结构10也包括第一钝化层160，位于层间介电层150、以及第一与第二源极/漏极(119、129)上，其中第一钝化层160由氧化硅、氮化硅、或其他层所形成。

在一实施例中，例如液晶显示器(lcd)，在提供复合薄膜晶体管结构10之后，在第一钝化层160上，可再提供绝缘层175。绝缘层175可为有机层或无机层。有机层可由聚合物、聚对苯二甲酸乙二酯(pet)、聚酰亚胺、聚碳酸酯、环氧树脂、聚乙烯、苯并环丁烯(bcb)聚合物、及/或聚丙烯酸酯所形成。无机层可由氧化铝、氧化锶、氮化硅、三氧化二铝、氧化硅、氢倍半硅氧烷(hsq)、氧化钛、或其组合所形成。在绝缘层175上，可提公共电极(commonelectrode)190(或在另一实施例中为像素电极(pixelelectrode))。最后，在绝缘层175与共电极190(或像素电极)上，可提供第二钝化层180，其中，在第二钝化层180上，提供像素电极195(或在另一实施例中为共电极)，并连接第二薄膜晶体管110(例如igzo薄膜晶体管)的第二源极/漏极119。在其他实施例中，该像素电极与该共用电极也可位于同一层，例如可同样设置于第二钝化层180跟绝缘层175之间。

在另一实施例中，例如发光二极管(led)显示器，在提供复合薄膜晶体管结构10之后，在第一钝化层160上，可再提供绝缘层175，以及于绝缘层175上，可提供像素电极(或阳极)与共电极(或阴极)。在像素电极与共电极之间，可提供另一绝缘层。在像素电极与共电极之间，也可提供显示介质层(displaymediumlayer)(未图示)，其中显示介质层可被绝缘层分离区隔为多个像素而形成显示像素矩阵。显示介质层可为有机发光层、无机发光层、或量子点发光层。

请参阅图2a～图2f作进一步讨论，其描述用于制造具有上栅极(topgate)薄膜晶体管结构的复合薄膜晶体管结构的显示装置的示例性方法。在第一步骤中，请参阅图2a，在基板100上，选择性沉积遮蔽材料，以形成遮蔽层130，以及，在遮蔽层130上，沉积第二主动层114(例如氧化铟镓锌(igzo)主动层)，其中每一层的厚度介于50埃～5,000埃。在第二步骤中，如图2b所示，在基板100、第二主动层114、以及遮蔽层130上，实施第一掩模制作工艺，例如光致抗蚀剂制作工艺，以形成图案化涂布，例如光致抗蚀剂102。利用具有至少一半透光区(halftoneregion)的光掩模101，以露出第一薄膜晶体管区(例如低温多晶硅(ltps)薄膜晶体管区)，即第一薄膜晶体管120(例如低温多晶硅(ltps)薄膜晶体管)将来形成的位置，而利用障碍区(obstacleregion)，以露出第二薄膜晶体管区(例如igzo薄膜晶体管区)，即第二薄膜晶体管110(例如igzo薄膜晶体管)将来形成的位置。如图2c所示，之后，对第二主动层114以及遮蔽层130进行蚀刻，以于第二薄膜晶体管区与第一薄膜晶体管区形成第二主动层114以及遮蔽层130。之后，对光致抗蚀剂102进行灰化(ashing)，如图2d所示，以移除光致抗蚀剂102。由于利用障碍区露出第二薄膜晶体管110，因此，第二薄膜晶体管110仍留有光致抗蚀剂102。之后，对第二主动层114进行蚀刻，以自第一薄膜晶体管区移除第二主动层114，并于第二薄膜晶体管区中进行蚀刻，以于遮蔽层130上，图案化第二主动层114，形成第二薄膜晶体管110。最后，通过例如剥离(stripping)，移除残留的光致抗蚀剂102。

在第二制造步骤中，如图3所示，在基板、第二薄膜晶体管区、以及第一薄膜晶体管区上，沉积缓冲层。在步骤300，沉积至少一子层(sublayer)，例如第一子层，其厚度介于50埃～5,000埃。第一子层包括氧化物材料，例如氧化硅。在复合薄膜晶体管结构中，第一子层的氢浓度低于其他氧化物层的氢浓度。举例来说，第一子层的氢浓度可低于或等于5原子百分比，以及高于或等于0原子百分比，在另一实施例中，可低于或等于3原子百分比，以及高于或等于1原子百分比。可与复合薄膜晶体管结构中，例如氢浓度介于5-10原子百分比的其他氧化硅层，以及氢浓度介于10～20原子百分比的氮化硅层相比较。可通过氧化硅成长/沉积法，例如射频等离子体氢化硅(rfplasmahydrogenatedsilicon)，形成第一子层，但并不限定于此。举例来说，在氧化硅沉积法中，将基板置于低压下的等离子体处理腔中，其中导入一或多种处理气体并以电场进行激发，以使气体解离成自由基及其他离子。自由基与其他离子扩散至基板表面，其中于基板表面发生化学反应。反应产物扩散并沉积于基底表面上，其中副产物扩散穿过介面边界层(interfaceboundarylayer)，并经由主流体与未使用的反应物一起离开沉积系统。

可利用射频线圈于处理腔中感应性地产生等离子体，或利用板电极或微波能量电容性地产生等离子体，其中等离子体与反应物气体用于将颗粒沉积在基板上。举例来说，可利用功率介于7,700瓦～10,000瓦的高射频功率，例如硅烷或四氟化硅，具有含硅前驱物的反应物气体，及/或于温度介于450℃～500℃对氧化硅层进行退火(annealing)，以沉积具有低氢浓度的氧化硅层。具有较低氢浓度的第一子层直接与第二薄膜晶体管(例如igzo薄膜晶体管)半导体材料相邻，例如彼此接触，以促进较高的电子迁移率，如上所述。缓冲层也可包括额外的子层，例如第二或第三子层、或其组合，其可为具有较第一子层更高氢浓度的氧化硅或氮化硅层。第二及第三子层位于第一子层与基板之间。

应当理解的是，可通过对例如射频功率、玻璃温度、腔室压力、气体流速、以及玻璃与板之间的距离(间隔)等条件中至少一个条件的控制来产生薄膜晶体管中具有不同氢浓度的不同层。例如可根据以下参数形成第二薄膜晶体管(例如igzo薄膜晶体管)的第二栅绝缘层(gisiox-igzo)、第一薄膜晶体管(例如低温多晶硅(ltps)薄膜晶体管)的第一栅绝缘层(gisiox-ltps)、以及层间介电层(ildsinx)，相关参数数值如下表所示。

在部分实施例中，等离子体辅助化学气相沉积(pecvd)的沉积条件是相互关联的，例如功率设定为8,000w，n2o/sih4比例设定为90，间隔设定为650mils，可获得氢浓度低于3％的氧化硅膜。此外，为量化氢浓度，可使用二次离子质谱仪(sims)及/或拉塞福背向散射光谱仪(rbs)设备及方法来测量层中的氢浓度。

在下一个制造步骤(步骤310)中，可利用例如激光退火、等离子体辅助化学气相沉积、化学气相沉积、扩大热等离子体、结晶步骤、或是利用硅前驱物材料的类似方法，在第一薄膜晶体管区(例如低温多晶硅(ltps)薄膜晶体管区)中的缓冲层上，沉积及/或形成第一主动层(例如低温多晶硅(ltps)主动层)，其中第一主动层包括低温多晶硅半导体材料。在第一主动层沉积在缓冲层上的期间或之后，利用掺杂制作工艺，以形成第一源极/漏极区，使得于第一主动层中形成通道区(未图示)。如此，第一薄膜晶体管(例如低温多晶硅(ltps)薄膜晶体管)可定义出n-通道薄膜晶体管或p-通道薄膜晶体管。之后，在步骤320中，在第一薄膜晶体管区与第二薄膜晶体管区(例如igzo薄膜晶体管区)中，形成栅绝缘层，其中栅绝缘层分别形成于第一主动层上或包围第一主动层，以及形成于第二主动层(例如氧化铟镓锌(igzo)主动层)上。栅绝缘层可由氧化硅或氮化硅材料所形成。在第一薄膜晶体管与第二薄膜晶体管(例如氧化铟镓锌(igzo)薄膜晶体管)中主动层上的每一栅绝缘层上，形成栅极，例如半导体材料。在另一实施例中，具有下栅极(bottomgate)的薄膜晶体管结构(未图示)，在沉积栅绝缘层之前，先沉积栅极，之后，在栅绝缘层上，再沉积主动层。在步骤330中，利用已知掩模及/或沉积制作工艺的其中之一，在整个结构上，沉积层间介电层。各层的厚度介于50埃～5,000埃。

如上所讨论，本发明实施例之一的重要观点为第二主动层(例如氧化铟镓锌(igzo)主动层)上方的第二栅绝缘层形成具有较第一主动层(例如低温多晶硅(ltps)主动层)上方的第一栅绝缘层更低的氢浓度。

之后，在步骤340中，通过各层沉积制作工艺之后或期间的掩模及蚀刻制作工艺进行图案化，形成穿过层间介电层的通道，例如穿过接触孔，以于第一薄膜晶体管区(例如低温多晶硅(ltps)薄膜晶体管区)与第二薄膜晶体管区(例如igzo薄膜晶体管区)中，形成源极与漏极。在选择性的步骤350中，第一钝化层可沉积横跨整个复合薄膜晶体管结构。可利用本领域已知的沉积制作工艺沉积此类的层间介电层，及/或也可包括掩模制作工艺，用于图案化该层，使其包括接触孔，以露出第一薄膜晶体管区与第二薄膜晶体管区中的源极与漏极。如此，第二薄膜晶体管(例如igzo薄膜晶体管)定义在第二薄膜晶体管区中，以及第一薄膜晶体管(例如低温多晶硅(ltps)薄膜晶体管)定义在第一薄膜晶体管区中。

根据这些步骤，即形成复合薄膜晶体管结构，其中第二薄膜晶体管(例如igzo薄膜晶体管)的第二栅绝缘层与第二主动层(例如igzo半导体材料层)接触，其中第二薄膜晶体管(例如igzo薄膜晶体管)的第二栅绝缘层的氢浓度低于第一薄膜晶体管(例如低温多晶硅(ltps)薄膜晶体管)的第一栅绝缘层的氢浓度。

[第二实施例]

如图4所示，揭示本发明的第二实施例，其类似第一实施例。然而，在此实施例中，缓冲层包括三子层，且第二主动层(例如igzo主动层)沉积/形成于遮蔽层(例如遮蔽层)上的缓冲层的其中之一的子层上，此与第一实施例中直接形成在遮蔽层上的情况相反。

举例来说，如图4所示，复合薄膜晶体管结构40包括基板400、第二薄膜晶体管410(例如igzo薄膜晶体管)、以及第一薄膜晶体管420(例如ltps薄膜晶体管)。第二薄膜晶体管410与第一薄膜晶体管420设置于同一基板400上。在此实施例中，在基板400上，可选择性地设置遮蔽材料，位于第二薄膜晶体管410与第一薄膜晶体管420下方，以形成遮蔽层430。在遮蔽层430与基板400上，设置缓冲层440，其中缓冲层440包括第一子层441、第二子层442、以及第三子层443。在遮蔽层430与基板400上，提供第一子层441与第二子层442，其中第一子层441与第二子层442可包括氧化硅及/或氮化硅层，示例性的第一子层441为氮化硅层，第二子层442为氧化硅层。之后，在第二子层442上，设置第二主动层414(例如igzo主动层)。之后，将第三子层443形成或沉积于第二子层442上，以及形成或沉积于第二主动层414上，及/或包围第二主动层414。在此实施例中，由于缓冲层440介于第二栅极417与第二主动层414之间，因此，缓冲层440可作为栅绝缘层。与第二主动层414接触的第三子层443为氧化硅层，其氢浓度较复合薄膜晶体管结构40中其他氧化硅或氮化硅层的氢浓度更低。

第一薄膜晶体管420(例如ltps薄膜晶体管)包括第一主动层424(例如ltps主动层)，形成或沉积于缓冲层440上，其中以掺质对一部分的第一主动层424进行掺杂，以形成第一源极/漏极区428。在例如ltps半导体材料的第一主动层424上，形成或沉积第一栅绝缘层426以及第一栅极427。第二薄膜晶体管410(例如igzo薄膜晶体管)包括第二栅绝缘层416以及第二栅极417，其形成于例如igzo半导体材料的第二主动层414上的缓冲层440上。复合薄膜晶体管结构40也包括层间介电层450，其形成或沉积横跨整个结构。层间介电层450可为单层或多层结构，其中的一层包括氧化硅，另一层包括氮化硅。每一第一薄膜晶体管420与第二薄膜晶体管410包括源极与漏极，形成于层间介电层450上，或沉积于层间介电层450中，或穿过层间介电层450，例如穿过接触孔，其中第二源极/漏极419提供第二薄膜晶体管410，第一源极/漏极429提供第一薄膜晶体管420，以接触主动层的源极/漏极区。根据用来掺杂源极/漏极区的掺质，第一薄膜晶体管420可定义出n-通道薄膜晶体管或p-通道薄膜晶体管。而第二主动层414的源极/漏极区则是通过导体化(conductorization)、等离子体处理及干蚀刻所形成，或由铝、钛、钼、铜、铜-锰合金、或其组合所制成。如第一实施例中所述，第一主动层424并未与第二主动层414在相同的平面上，也就是说，第一主动层424与第二主动层414设置于第三子层443的不同侧。

复合薄膜晶体管结构40也包括第一钝化层460，位于层间介电层450、以及第一与第二源极/漏极(419、429)上，其中第一钝化层460由氮化硅所形成。此外，在提供复合薄膜晶体管结构40之后，在第一钝化层460上，可提供绝缘层475。于绝缘层475上，可设置共电极(commonelectrode)490(或像素电极(pixelelectrode))。绝缘层475可为有机层或无机层。最后，在绝缘层475与共电极490上，提供第二钝化层480，其中，在第二钝化层480上，提供像素电极495(或共电极)，并连接第二薄膜晶体管410(例如igzo薄膜晶体管)的第二源极/漏极419。

在另一实施例中，例如发光二极管(led)显示器，在提供复合薄膜晶体管结构40之后，在绝缘层475上，可提供像素电极(或阳极)与共电极(或阴极)。在像素电极与共电极之间，也可提供显示介质层(displaymediumlayer)(未图示)。显示介质层可为有机发光层、无机发光层、或量子点发光层(quantumdotlightemittinglayer)。此处省略了第一实施例中所提及的类似结构。

请参阅图5a～图5d作进一步讨论，其描述复合薄膜晶体管结构第二实施例的制造方法。例如在选择性地第一步骤中，如图5a所示，在基板400上，沉积遮蔽材料，以形成遮蔽层430，例如利用沉积与掩模制作工艺，在第二薄膜晶体管区(例如igzo薄膜晶体管区)与第一薄膜晶体管区(例如ltps薄膜晶体管区)中，形成图案化层。在第二步骤中，如图5b所示，在基板400与遮蔽层430上，提供第一子层，其中第一子层可包括氧化硅单层或多层，例如下层为氮化硅层，上层为氧化硅层。如图5c所示，在氧化硅子层上，例如通过沉积与掩模制作工艺，沉积第二主动层414(例如igzo主动层)。最后，将第二子层沉积于整个表面，包括其他缓冲子层与第二主动层414的表面。第二子层包括氧化硅层，其氢浓度较复合薄膜晶体管结构40中其他氧化硅或氮化硅层的氢浓度更低，特别是低于第一薄膜晶体管(例如ltps薄膜晶体管)的栅绝缘层的氢浓度。举例来说，第二子层的氢浓度可低于或等于5原子百分比，在另一实施例中，第二子层的氢浓度可低于或等于3原子百分比。其可与复合薄膜晶体管结构40中，例如氢浓度介于5～10原子百分比的其他氧化硅层，以及氢浓度介于10～20原子百分比的氮化硅层相比较。复合薄膜晶体管结构40的其余部分以与第一实施例类似的方式制造。

[第三实施例]

如图6所示，揭示本发明的第三实施例。在此实施例中，第二主动层(例如igzo主动层)设置于位于第一薄膜晶体管(例如ltps薄膜晶体管)上的层间介电层上。举例来说，如图6所示，复合薄膜晶体管结构60包括基板600、第二薄膜晶体管610(例如igzo薄膜晶体管)、以及第一薄膜晶体管620。第二薄膜晶体管610与第一薄膜晶体管620设置于基板600上。在此实施例的非限制性示例中，提供两个第一薄膜晶体管620，以形成驱动电路，而第二薄膜晶体管610用于显示器的像素区。

类似于上述实施例，复合薄膜晶体管结构60包括遮蔽层630，设置于基板600上，位于第二薄膜晶体管610(例如igzo薄膜晶体管)与第一薄膜晶体管620(例如ltps薄膜晶体管)下方。复合薄膜晶体管结构60也包括第一缓冲层640，设置于遮蔽层630与基板600上，其中第一缓冲层640可包括单层或例如氧化硅与氮化硅层的多层，举例来说，第一子层包括氧化硅层，第二子层包括氮化硅层，以及位于第二子层上的第三子层包括氧化硅层。在第一缓冲层640上，在第一薄膜晶体管620中，形成或沉积第一主动层624(例如ltps主动层)，其中，对第一主动层624进行掺杂，以形成第一源极/漏极区628。第一薄膜晶体管620也包括第一栅绝缘层626与第一栅极627。在每一第一薄膜晶体管620中，在第一主动层624上，形成或沉积第一栅绝缘层626与第一栅极627。在此实施例中，对其中之一的第一主动层624进行掺杂，以形成n-通道薄膜晶体管，以及对另一第一主动层624进行掺杂，以形成p-通道薄膜晶体管，其中n-通道薄膜晶体管与p-通道薄膜晶体管用于形成驱动电路，以驱动显示器的像素。

复合薄膜晶体管结构60也包括层间介电层650，其形成或沉积于第二薄膜晶体管610(例如igzo薄膜晶体管)与第一薄膜晶体管620(例如ltps薄膜晶体管)的栅极、以及第一缓冲层640上。层间介电层650可包括单层或多层结构。若层间介电层650为多层结构时，其上层包括氧化硅，下层包括氮化硅。

在此实施例中，第二薄膜晶体管610(例如igzo薄膜晶体管)包括第二主动层614(例如igzo主动层)，其设置于层间介电层650上。复合薄膜晶体管结构60也包括第二缓冲层660，其沉积及/或形成于层间介电层650与第二主动层614上，其中第二缓冲层660可为氧化硅单层或多层结构，包括至少一氧化硅下层，以及一氮化硅上层。如上述实施例所述，直接与第二主动层614相邻(例如形成于其上或包围)的第二缓冲层660(或子层)为氧化硅层，其氢浓度较复合薄膜晶体管结构60中其他氧化硅或氮化硅层的氢浓度更低，特别是低于第一薄膜晶体管620(例如ltps薄膜晶体管)的第一栅绝缘层626的氢浓度。第二薄膜晶体管610还包括第二栅极617，其形成于例如igzo半导体材料的第二主动层614上的第二缓冲层660上，如此，第二缓冲层660作为第二薄膜晶体管610的栅绝缘层。复合薄膜晶体管结构60也包括第一钝化层670，其形成于第二缓冲层660与第二栅极617上。

复合薄膜晶体管结构60也包括源极与漏极，形成于层间介电层650、第二缓冲层660、第一钝化层670上，或沉积于层间介电层650、第二缓冲层660、第一钝化层670中，或穿过层间介电层650、第二缓冲层660、第一钝化层670，例如穿过图案化接触孔，其中第二源极/漏极619提供第二薄膜晶体管610(例如igzo薄膜晶体管)，第一源极/漏极629提供第一薄膜晶体管620(例如ltps薄膜晶体管)，以接触例如半导体材料的主动层的源极/漏极区。

在提供复合薄膜晶体管结构60之后，在第一钝化层670与第一、第二源极/漏极(619、629)上，提供绝缘层675。例如液晶显示器(lcd)，于绝缘层675上，提公共电极(commonelectrode)690。绝缘层675可为有机层或无机层。最后，在绝缘层675与共电极690(或像素电极)上，提供第二钝化层680，其中，在第二钝化层680上，提供像素电极695(或共电极)，并连接第二薄膜晶体管610(例如igzo薄膜晶体管)的第二源极/漏极619。发光二极管(led)或有机发光二极管(oled)显示器的结构类似于第一实施例，此处省略。量子点(qd)显示器也可采用类似上述液晶显示器或有机发光二极管显示器的结构，于此不再赘述。

如图7所示，描述用于具有上栅极薄膜晶体管结构的第三实施例的复合薄膜晶体管结构的示例性制造方法。在第一步骤700中，在基板上，沉积遮蔽材料，以形成遮蔽层，之后，例如通过图案化制作工艺，以及例如利用沉积与掩模制作工艺，于定义为一第二薄膜晶体管区(例如igzo薄膜晶体管区)与至少一第一薄膜晶体管区(例如ltps薄膜晶体管区)的基板区域中，形成遮蔽层。在第二步骤705中，在基板与遮蔽层上，沉积第一缓冲层，其中第一缓冲层可包括单层或包括氧化硅与氮化硅层的多层。在下一步骤中，步骤710，通过沉积第一主动层(例如ltps主动层)，以于第一缓冲层上，以及于至少一第一薄膜晶体管区中，形成第一薄膜晶体管(例如ltps薄膜晶体管)，并对第一主动层进行掺杂，以形成第一源极/漏极区，其中根据掺杂的掺质，第一薄膜晶体管的其中之一为n-通道薄膜晶体管，另一则为p-通道薄膜晶体管。之后，在第一主动层上，沉积第一栅绝缘层，其中第一栅绝缘层可包括氧化硅及/或氮化硅层，并于第一栅绝缘层上，沉积第一栅极。在另一实施例中，具有下栅极(bottomgate)的薄膜晶体管结构(未图示)，在沉积栅绝缘层之前，先沉积栅极，之后，在栅绝缘层上，再沉积主动层。在下一步骤715中，在第一缓冲层与第一薄膜晶体管上，沉积层间介电层。例如，如图8a所示，形成两个第一薄膜晶体管，举例来说，通过以磷、硼、镓、砷、例如v-vi族元素、iv族半导体或其类似物掺杂第一主动层，以使其中之一的第一薄膜晶体管为n-通道薄膜晶体管，另一为p-通道薄膜晶体管。

之后，在步骤720中，在第二薄膜晶体管区(例如igzo薄膜晶体管区)的层间介电层上，沉积半导体材料(例如igzo半导体材料)。举例来说，如图8b所示，例如通过光致抗蚀剂与掩模制作工艺，在层间介电层650上，图案化第二主动层(例如igzo主动层)，以使第二主动层614仅形成/沉积于第二薄膜晶体管区。在步骤725中，在层间介电层与第二主动层上，沉积第二缓冲层，其中第二缓冲层包括至少一氧化物材料层，直接与例如igzo的半导体材料接触。第二缓冲层的氧化物材料可为氧化硅材料，其氢浓度较复合薄膜晶体管结构中其他氧化硅或氮化硅层的氢浓度更低。特别是第二缓冲层的氢浓度低于第一缓冲层的氢浓度。举例来说，第二缓冲层的氢浓度可低于5原子百分比。可与复合薄膜晶体管结构60中，氢浓度高于5原子百分比的其他氧化硅或氮化硅层相比较，例如氢浓度介于5～10原子百分比的氧化硅层，或氢浓度介于10～20原子百分比的氮化硅层。

之后，在步骤730中，在第二薄膜晶体管区(例如igzo薄膜晶体管区)的第二缓冲层上，形成第二栅极。在步骤735中，在第二薄膜晶体管(例如igzo薄膜晶体管)的第二栅极与第二缓冲层上，沉积第一钝化层，例如，如图8c所示。复合薄膜晶体管结构60的其余部分以与上述实施例类似的方式产生，然而，在步骤740中，在层间介电层、第二缓冲层、以及钝化层中，形成源极与漏极。

例如，如图8d所示，为第二薄膜晶体管(例如igzo薄膜晶体管)以及两个第一薄膜晶体管(例如ltps薄膜晶体管)形成源极与漏极，例如通过在不同层的沉积步骤期间形成通道。

[第四实施例]

如图9所示，揭示第四实施例，其类似于第三实施例。然而，在此实施例中，为第二薄膜晶体管(例如igzo薄膜晶体管)所提供的遮蔽层并非如遮蔽层930设置在基板上，而是第一薄膜晶体管(例如ltps薄膜晶体管)栅极层的一部分，作为用于第二薄膜晶体管的遮蔽层，例如用来遮光。也就是说，在本实施例中，用于第二薄膜晶体管的遮蔽层与第一薄膜晶体管的栅极是通过相同制作工艺或相同材料所形成。

也就是说，在本实施例中，在基板900上，设置遮蔽材料，以形成遮蔽层930，而其仅位于第一薄膜晶体管920(例如ltps薄膜晶体管)下方。特别是，复合薄膜晶体管结构90包括第一缓冲层940，设置于遮蔽层930与基板900上，其中第一缓冲层940可包括单层或是包括氧化硅与氮化硅层的多子层。在一实施例中，第一子层包括氧化硅层，第二子层包括氮化硅层，以及位于第二子层上的第三子层包括氧化硅层。在第一缓冲层940上，第一薄膜晶体管920包括第一主动层924(例如ltps主动层)，其形成或沉积于第一缓冲层940上，并对其进行掺杂，以形成第一源极/漏极区928。第一薄膜晶体管920也包括第一栅绝缘层926与第一栅极927，其形成或沉积于每一第一薄膜晶体管920中的第一主动层924上。在此实施例中，对其中之一的第一主动层924进行掺杂，以形成n-通道薄膜晶体管，以及对另一第一主动层924进行掺杂，以形成p-通道薄膜晶体管，用以驱动显示器的像素。此外，在第一缓冲层940上，用于第一薄膜晶体管920的第一栅绝缘层926与第一栅极927的材料也形成及/或沉积于第二薄膜晶体管910(例如igzo薄膜晶体管)下方，作为用于第二薄膜晶体管910的遮蔽层。

复合薄膜晶体管结构90也包括层间介电层950，其形成或沉积横跨于整个结构，例如于第一缓冲层940、第二薄膜晶体管910(例如igzo薄膜晶体管)与第一薄膜晶体管920(例如ltps薄膜晶体管)上。层间介电层950可为单层或多层结构。若层间介电层950具有多层，其上层包括氧化硅，下层包括氮化硅。

第二薄膜晶体管910(例如igzo薄膜晶体管)包括第二主动层914(例如igzo主动层)，其设置于层间介电层950上，其中第二缓冲层960设置于层间介电层950与第二主动层914上。第二缓冲层960可为单层或是包括至少一氧化硅层以及一额外的氧化硅及/或氮化硅层的多层结构。如上述实施例所述，直接与第二主动层914相邻(例如形成于其上)的第二缓冲层960(或子层)为氧化物层，其氢浓度较复合薄膜晶体管结构90中其他氧化硅或氮化硅层的氢浓度更低，特别是低于第一缓冲层940的氢浓度。第二薄膜晶体管910还包括第二栅极917，其形成于第二主动层914上的第二缓冲层960上，其中第二缓冲层960于本实施例中作为栅绝缘层。复合薄膜晶体管结构90也可包括第一钝化层970，其形成于第二缓冲层960与第二栅极917上。

复合薄膜晶体管结构90的其余部分具有与第三实施例中类似的特征，此处将不进一步详细说明。

第四实施例中复合薄膜晶体管结构90的制造方法具有与第三实施例中类似的步骤。然而，在第一缓冲层940上形成第一薄膜晶体管920(例如ltps薄膜晶体管)的第三步骤中，属于第一薄膜晶体管920的栅绝缘层与栅极也形成在第二薄膜晶体管910(例如igzo薄膜晶体管)下方，作为用于第二薄膜晶体管910的遮蔽层。可使用如上所述的类似制作工艺(例如光致抗蚀剂与掩模制作工艺，并结合沉积制作工艺)，形成及/或沉积属于第一薄膜晶体管920的栅绝缘层与栅极。

[第五与第六实施例]

如图10与图11所示，揭示第五与第六实施例，其类似于本发明的第三实施例。然而，在该些实施例中，在沉积第二薄膜晶体管(例如igzo薄膜晶体管)的栅极的过程中，针对第一薄膜晶体管(例如ltps薄膜晶体管)与第二薄膜晶体管(例如igzo薄膜晶体管)的源极与漏极的沉积及/或蚀刻进行至少一部分的修饰。

举例来说，第五实施例，揭示于图10，其揭示与第三实施例中类似的第二薄膜晶体管1010(例如igzo薄膜晶体管)与第一薄膜晶体管1020(例如ltps薄膜晶体管)的复合薄膜晶体管结构，其中将不再详细讨论共通元件。如图10所示，第一薄膜晶体管1020包括具有至少一第一部分与一第二部分的第一源极/漏极1029，其中第一源极/漏极1029的第一部分与第二部分由不同材料所形成，例如第一源极/漏极1029的第一部分，在相同沉积与掩模步骤的过程中，其可与第二缓冲层1060上，第二薄膜晶体管1010的第二栅极1017一同形成，及/或具有与第二栅极1017相同的材料。第二薄膜晶体管1010包括第二源极/漏极1019，其以与前述实施例中相同的方式形成。如上所述，穿过钝化层1070，第一薄膜晶体管1020的第一源极/漏极1029的第二部分也于沉积与掩模步骤的过程中形成，其具有与第二薄膜晶体管1010的第二源极/漏极1019相同的材料。

在提供复合薄膜晶体管结构100之后，在钝化层1070、以及第二薄膜晶体管1010(例如igzo薄膜晶体管)与第一薄膜晶体管1020(例如ltps薄膜晶体管)的源极/漏极上，形成绝缘层1075。绝缘层1075可为有机层或无机层。应当理解的是，可通过掩模及/或蚀刻不同的层来形成将源极/漏极连接至半导体材料的源极/漏极区的通道。

如图11所示，在第六实施例中，复合薄膜晶体管结构1111与具有第二薄膜晶体管1110(例如igzo薄膜晶体管)与第一薄膜晶体管1120(例如ltps薄膜晶体管)的第三实施例有类似的特征。然而，在本实施例中，第二薄膜晶体管1110的第二栅极1117可由与第一、第二源极/漏极(1129、1119)相同的材料所制成。如此，该些特征可简化制造步骤，因为形成及/或沉积于第二缓冲层1160上的第二栅极1117可通过与第二薄膜晶体管1110以及第一薄膜晶体管1120的第一、第二源极/漏极(1129、1119)相同的沉积与掩模步骤进行沉积。在本实施例中，由于第二缓冲层1160通过第二薄膜晶体管1110中的第二主动层1114与第二栅极1117之间，因此，第二缓冲层1160也可作为第二薄膜晶体管1110的栅绝缘层。

[第七实施例]

在本发明的第七实施例中，提供复合薄膜晶体管结构1200的另一个实施例，其中在第二薄膜晶体管(例如igzo薄膜晶体管)中至少与第二主动层(例如igzo主动层)接触的栅绝缘层中提供具有较低氢浓度的氧化硅层，例如氢浓度低于或等于5原子百分比，在一实施例中，低于或等于3原子百分比，如图12a～图12l所示。例如，如图12a所示，复合薄膜晶体管结构1200包括第二薄膜晶体管1210(例如igzo薄膜晶体管)与第一薄膜晶体管1220(例如ltps薄膜晶体管)，其中也可提供额外的薄膜晶体管(未图示)。虽在本实施例中未揭示例如遮蔽层，但应可理解的是，此处也可包括如上述实施例中所讨论的用于遮光的遮蔽层。

在图12a所示的实施例中，复合薄膜晶体管结构1200包括基板1201与缓冲层1230，如前实施例中所述，具有至少一第一薄膜晶体管(例如ltps薄膜晶体管)(在本实施例中，第一薄膜晶体管的数量为二，但不限于此，可视需求变更第一薄膜晶体管或第二薄膜晶体管的数量组合)与一第二薄膜晶体管(例如igzo薄膜晶体管)。如前实施例中所述，第一薄膜晶体管1220包括第一主动层1224(例如ltps主动层)，例如利用光致抗蚀剂及掩模制作工艺，沉积/形成于缓冲层1230上，以及包括位于第一主动层1224上的第一源极/漏极1229，其连接至例如接触区的源极/漏极区。第一薄膜晶体管1220也包括第一栅绝缘层1226，其可沉积/形成于第一主动层1224上，以及包括第一栅极1228。第二薄膜晶体管1210包括第二主动层1214(例如igzo主动层，由igzo半导体材料所构成)、位于第二主动层1214上的第二源极/漏极1219、第二栅绝缘层1216、以及第二栅极1218。第二源极/漏极1219连接至例如接触区的源极/漏极区，以及第二栅绝缘层1216沉积/形成于第二主动层1214上。在此实施例中，每一第二栅绝缘层1216与第一栅绝缘层1226包括至少一氧化硅层，其中第二薄膜晶体管1210的第二栅绝缘层1216具有氧化物膜，其氢浓度，例如低于5原子百分比(较佳低于3原子百分比)，较第一薄膜晶体管1220的第一栅绝缘层1226的氢浓度，例如高于5原子百分比更低。此外，在部分实施例中，第二薄膜晶体管1210的第二栅绝缘层1216具有较第一薄膜晶体管1220的第一栅绝缘层1226更高的膜密度(较低蚀刻速率)。如图12a所示，第二薄膜晶体管1210的第二栅绝缘层1216未与第一薄膜晶体管1220的第一栅绝缘层1226重叠，其可利用不同的光致抗蚀剂与掩模制作工艺而形成，其中第二薄膜晶体管1210的第二栅绝缘层1216可能不会完全地被蚀刻去除。而制作工艺并不受限，在一实施例中，在第二薄膜晶体管1210中形成(及/或沉积)第二栅绝缘层1216之前，先形成第一栅绝缘层1226于第一薄膜晶体管1220中。在另一个具有下栅极薄膜晶体管结构的实施例中，图中未揭示，在栅绝缘层之前，先形成栅极，之后，在栅绝缘层上，再形成主动层。

复合薄膜晶体管结构1200也包括层间介电层1250，其沉积/形成于第二薄膜晶体管1210(例如igzo薄膜晶体管)与第一薄膜晶体管1220(例如ltps薄膜晶体管)上。层间介电层1250可由氧化硅单层或是具有一氧化硅上层与一氮化硅下层的多层结构所形成。

在本发明的一选择实施例中，如图12b所示。第二薄膜晶体管1210(例如igzo薄膜晶体管)具有与图12a的第二薄膜晶体管类似的特征。在本实施例中，第一薄膜晶体管1220(例如ltps薄膜晶体管)具有与图12a的第一薄膜晶体管不同的特征。举例来说，第一薄膜晶体管1220具有第一栅绝缘层1226，形成于第一主动层1224(例如ltps主动层)上，以及第一栅极1228，形成于第一栅绝缘层1226上，以及额外地具有第一层间介电层1240，形成于第一栅极1228上，举例来说，第一层间介电层1240不包括在第二薄膜晶体管1210中，可仅设置在第一薄膜晶体管1220中。第一层间介电层1240可由氮化硅单层或是氧化硅与氮化硅层所组合的多层所形成。复合薄膜晶体管结构1200也包括层间介电层1250，其形成于第一薄膜晶体管1220与第二薄膜晶体管1210中的第一层间介电层1240上。也就是说，在此实施例中，第二薄膜晶体管1210的第二栅绝缘层1216并未与第一薄膜晶体管1220重叠，以及第一层间介电层1240(例如层间介电氮化硅层)仅包括在第一薄膜晶体管1220中。

根据此实施例的变形实施例，如图12c所示，第一薄膜晶体管1220(例如ltps薄膜晶体管)包括第一主动层1224(例如ltps主动层)，第一栅绝缘层1226，形成于第一主动层1224上，以及第一栅极1228，形成于第一栅绝缘层1226上。第二薄膜晶体管1210(例如igzo薄膜晶体管)包括第二主动层1214(例如igzo主动层)、第二栅绝缘层1216、第三栅绝缘层1217、以及第二栅极1218。第二主动层1214形成于缓冲层1230上。第二栅绝缘层1216，在第二薄膜晶体管1210中，形成于第二主动层1214上，及/或包围第二主动层1214，以及形成于缓冲层1230上，但，在此实施例中，第二栅绝缘层1216未与第一薄膜晶体管1220重叠。第三栅绝缘层1217形成于第二栅绝缘层1216上。第二栅极1218形成于第三栅绝缘层1217与第二主动层1214上。如前实施例中所述，与第二主动层1214相邻的第二栅绝缘层1216具有氧化物层，其氢浓度低于复合薄膜晶体管结构中其他氧化硅或氮化硅层的氢浓度。第二栅绝缘层1216的氢浓度，例如低于5原子百分比，较佳低于3原子百分比，其低于第三栅绝缘层1217、第一薄膜晶体管1220的第一栅绝缘层1226、及/或缓冲层1230的氢浓度。之后，在第一薄膜晶体管1220与第二薄膜晶体管1210上，形成层间介电层1250。

根据此实施例的另一变形实施例，如图12d所示，第一薄膜晶体管1220的第一栅绝缘层1226是重叠或覆盖第一薄膜晶体管1220，且第一栅绝缘层1226也位于第二薄膜晶体管1210下方，除上述差异之外，第一薄膜晶体管1220(例如ltps薄膜晶体管)与第二薄膜晶体管1210(例如igzo薄膜晶体管)与图12a所示实施例中所公开的结构是类似的。如此，复合薄膜晶体管结构1200包括第二薄膜晶体管1210，其形成及/或沉积于第一薄膜晶体管1220的第一栅绝缘层1226上。也就是说，第二薄膜晶体管1210的第二栅绝缘层1216未与第一薄膜晶体管1220重叠，然而，第一薄膜晶体管1220的第一栅绝缘层1226却可位于第二薄膜晶体管1210下方。

图12e显示另一种变形态样，其类似图12b所揭示的实施例。然而，第二薄膜晶体管1210(例如igzo薄膜晶体管)的第二栅绝缘层1216仅形成于第二主动层1214(例如igzo主动层)上。而第一薄膜晶体管1220(例如ltps薄膜晶体管)具有第一层间介电层1240，其包括氮化硅层，形成于第一薄膜晶体管1220上，以及层间介电层1250(例如氧化硅层间介电层)，形成于第一薄膜晶体管1220与第二薄膜晶体管1210上。在此实施例中，第二薄膜晶体管1210的第二栅绝缘层1216的氢浓度低于第一薄膜晶体管1220的层间介电层1250与第一层间介电层1240的氢浓度。换句话说，第一层间介电层1240(例如氮化硅层间介电层)仅包括在第一薄膜晶体管1220，而层间介电层1250则与第一薄膜晶体管1220与第二薄膜晶体管1210重叠。

图12f显示此实施例的另一种变形实施例，其包括遮蔽层1235，形成于基板1201上，并位于第一薄膜晶体管1220(例如ltps薄膜晶体管)与第二薄膜晶体管1210(例如igzo薄膜晶体管)下方。在此实施例中，复合薄膜晶体管结构1200包括缓冲层1230，形成于基板1201与遮蔽层1235上，其中第一薄膜晶体管1220与第二薄膜晶体管1210形成于缓冲层1230上。复合薄膜晶体管结构1200也包括第二栅绝缘层1216(例如氧化硅绝缘子层)，其设置横跨于整个第一薄膜晶体管1220与第二薄膜晶体管1210。第一薄膜晶体管1220也包括第三栅绝缘层1227以及第一栅极1228。第三栅绝缘层1227包括氮化硅层，其形成于第一薄膜晶体管1220中的第一主动层1224(例如ltps主动层)上。第一栅极1228形成于第三栅绝缘层1227上。在第二薄膜晶体管1210中，第二薄膜晶体管1210包括第二栅极1218，其形成于第二栅绝缘层1216上，并位于第二主动层1214(例如igzo主动层)上。复合薄膜晶体管结构1200包括层间介电层1250，由氧化硅层所构成，其形成于第一薄膜晶体管1220与第二薄膜晶体管1210上。在其他实施例中，缓冲层1230可包括单层或是氮化硅与氧化硅层的多层，其中氧化硅层与第二主动层1214相邻。换句话说，第三栅绝缘层1227(例如氮化硅栅绝缘层)仅是第一薄膜晶体管1220的一部分，例如第三栅绝缘层1227仅在第一薄膜晶体管1220的区域上。

如图12g所示，揭示复合薄膜晶体管结构的另一实施例，其中第一薄膜晶体管1220(例如ltps薄膜晶体管)的第一栅绝缘层1226重叠于第二薄膜晶体管1210(例如igzo薄膜晶体管)上。在此实施例中，第一薄膜晶体管1220包括第一主动层1224(例如ltps主动层)，位于第一薄膜晶体管区(例如ltps薄膜晶体管区)。第二薄膜晶体管1210包括第二主动层1214(例如igzo主动层)，位于第二薄膜晶体管区(例如igzo薄膜晶体管区)，其沉积于缓冲层1230上。第二薄膜晶体管1210包括第二栅绝缘层1216，其沉积于第二主动层1214上，并包围第二主动层1214。第一薄膜晶体管1220包括第一栅绝缘层1226，其沉积于第一薄膜晶体管区中的第一主动层1224上，以及沉积于第二薄膜晶体管区中的第二栅绝缘层1216上(未进行图案化)。复合薄膜晶体管结构还包括层间介电层1250，其设置及/或沉积于第一栅绝缘层1226上，其中层间介电层1250可包括一氧化硅上层以及一氮化硅下层。

图12h揭示本发明的另一实施例，其中在形成第二薄膜晶体管1210(例如igzo薄膜晶体管)的第二栅绝缘层1216之前，复合薄膜晶体管结构1200具有第一薄膜晶体管1220(例如ltps薄膜晶体管)，其包括第一栅绝缘层1226，位于第一薄膜晶体管区(例如ltps薄膜晶体管区)，其中第一栅绝缘层1226未与第二薄膜晶体管1210重叠。如图12h所示，第二薄膜晶体管1210的第二栅绝缘层1216于第二源极/漏极区1219a上的厚度，例如500埃～1,000埃，较第二栅绝缘层1216于一部分第二主动层1214(例如igzo主动层)上的厚度，例如1,000-5,000埃，更为降低。

应可理解的是，在第二源极/漏极区1219a上形成薄化的栅绝缘层将有利于用来形成第二主动层1214(例如igzo主动层)的第二源极/漏极区1219a的导体化制作工艺(conductorizationprocess)的进行。

在本发明的另一实施例中，如图12i所示，在第一薄膜晶体管区(例如ltps薄膜晶体管区)与第二薄膜晶体管区(例如igzo薄膜晶体管区)中的缓冲层1230上，分别形成第一薄膜晶体管1220(例如ltps薄膜晶体管)与第二薄膜晶体管1210(例如igzo薄膜晶体管)。复合薄膜晶体管结构1200包括第一层间介电层1240，由氮化硅层所构成，其设置于第一薄膜晶体管区与第二薄膜晶体管区上，其中第二栅绝缘层1216设置于包括第二源极/漏极区1219a的第二主动层1214(例如igzo主动层)上。复合薄膜晶体管结构1200也可包括层间介电层1250，例如由氧化硅层所构成，其设置于第一层间介电层1240上。

在图12c所示的实施例的变形中，图12j揭示一复合薄膜晶体管结构，其具有与图12c所示的第一薄膜晶体管1220(例如ltps薄膜晶体管)类似特征的第一薄膜晶体管1220。然而，在该变形中，第二薄膜晶体管1210(例如igzo薄膜晶体管)包括两栅绝缘层，以进一步保护第二主动层1214(例如igzo主动层)。特别是，如图12j所示，在第二主动层1214设置于第二薄膜晶体管区(例如igzo薄膜晶体管区)中的缓冲层1230上之后，第二薄膜晶体管1210包括第一次栅绝缘层1216a，设置于第二主动层1214上。之后，在至少一部分(或全部)的第一次栅绝缘层1216a上，设置第二次栅绝缘层1216b。在整体的第二主动层1214上，第一次栅绝缘层1216a与第二次栅绝缘层1216b可具有大致均一的厚度。第二薄膜晶体管1210也包括第二栅极1218，形成于第二次栅绝缘层1216b上，例如在一部分的第二主动层1214上。最后，复合薄膜晶体管结构包括层间介电层1250，形成于第二薄膜晶体管区(例如igzo薄膜晶体管区)与第一薄膜晶体管区(例如ltps薄膜晶体管区)上。层间介电层1250例如可包括一氧化硅上层，以及一氮化硅下层。

此外，如图12k所示，在第二薄膜晶体管1210(例如igzo薄膜晶体管)中，第二次栅绝缘层1216b可变薄，以于一部分的第二主动层1214(例如igzo主动层)上(对应第二薄膜晶体管1210的第二栅极1218)，具有较厚区域，以及于第二主动层1214的第二源极/漏极区1219a上，具有较薄区域。可在沉积步骤的过程中，或在沉积第二次栅绝缘层1216b之后，通过本领域已知的薄化制作工艺，例如化学蚀刻，形成此第二次栅绝缘层1216b。图12l揭示另一实施例，其中第二次栅绝缘层1216b形成或沉积于第二主动层1214上的第一次栅绝缘层1216a上。在此实施例中，第一次栅绝缘层1216a于一部分的第二主动层1214上(对应第二薄膜晶体管1210的第二栅极1218)，具有较厚区域，以及于第二源极/漏极区1219a上，具有较薄区域。可于第二栅极1218形成在第一次栅绝缘层1216a与第二次栅绝缘层1216b上之后，由已知薄化栅绝缘层的方法，例如等离子体蚀刻栅绝缘层，同时利用已形成的栅极为掩模，保护/防止栅极下方的栅绝缘层被蚀刻/薄化，来形成第一次栅绝缘层1216a。应可理解的是，利用栅极作为掩模的此种硬掩模制作工艺(hardmaskingprocess)，在薄化制作工艺的过程中，可应用于任何形成栅绝缘层的特定实施例。

本发明还公开一种用来制造图12a的复合薄膜晶体管结构的方法，将以图13a～图13l进行讨论。在第一步骤中，如图13a所示，在基板1201上，沉积缓冲层1230。在下一步骤中，如图13b所示，在第一薄膜晶体管区(例如ltps薄膜晶体管区)中，沉积并图案化第一主动层1224(例如ltps主动层)。在图13c所示的步骤中，在第二薄膜晶体管区(例如igzo薄膜晶体管区)中，沉积并图案化第二主动层1214(例如igzo主动层)。之后，在第二薄膜晶体管区中的第二主动层1214上，沉积并图案化第二栅绝缘层1216，如图13d所示。如图13e所示，在第一薄膜晶体管区中的第一主动层1224上，沉积并图案化第一栅绝缘层1226。在设置栅绝缘层之后，利用第一薄膜晶体管区与第二薄膜晶体管区中位于个别主动层上的光致抗蚀剂，沉积并图案化栅极的金属层，如图13f所示。图13g揭示以掺质对第一主动层1224进行掺杂，以形成第一源极/漏极区。对第一薄膜晶体管(例如ltps薄膜晶体管)来说，例如形成n-通道薄膜晶体管或p-通道薄膜晶体管。举例来说，以磷、硼、镓、砷、例如v-vi族元素、iv族半导体或其类似物，对第一主动层1224进行掺杂。

在下一步骤中，如图13h所示，可利用蚀刻制作工艺及导体化制作工艺，例如通过氢、氩、或氮的等离子体处理，对第二薄膜晶体管区(例如igzo薄膜晶体管区)中的第二栅绝缘层1216进行薄化，以定义出第二薄膜晶体管(例如igzo薄膜晶体管)的第二源极/漏极区，其中第二栅绝缘层1216于一部分的第二主动层1214(例如igzo主动层)上(对应第二栅极1218)，具有较厚区域，而于第二主动层1214的第二源极/漏极区上，具有较薄区域。应可了解的是，第二主动层1214的第二源极/漏极区可通过导体化、等离子体处理、干蚀刻所形成，或由铝、钛、钼、铜、铜-锰合金、或其组合所制成。

在栅绝缘层与栅极上，沉积并图案化层间介电层1250，如图13i所示，其中在沉积与图案化制作工艺中，形成接触孔(或穿孔)。如图13j所示，为第一薄膜晶体管(例如ltps薄膜晶体管)与第二薄膜晶体管(例如igzo薄膜晶体管)，沉积并图案化源极/漏极(1219、1229)，其中源极/漏极连接至个别薄膜晶体管中的源极/漏极区。

在提供复合薄膜晶体管结构1200之后，可选择性地于源极/漏极与层间介电层1250上，沉积并图案化钝化层1275，其中接触孔形成在钝化层1275中，以连接薄膜晶体管的源极及/或漏极，如图13k所示。最后，如图13l所示，像素电极1295经沉积并图案化，以形成于钝化层1275上并穿过钝化层1275，以选择性地电连接第一薄膜晶体管(例如ltps薄膜晶体管)的第一源极/漏极1229及/或第二薄膜晶体管(例如igzo薄膜晶体管)的第二源极/漏极1219。该像素电极1295可作为液晶显示器实施例中的像素电极，或是作为有机/无机发光二极管显示器中的二极管电极的其中之一。

公开一种用来制造图12c的复合薄膜晶体管结构的方法，将以图14a～图14l进行讨论。在第一步骤中，如图14a所示，在基板1201上，沉积缓冲层1230。在下一步骤中，如图14b所示，在第一薄膜晶体管区(例如ltps薄膜晶体管区)中的缓冲层1230上，沉积并图案化第一主动层1224(例如ltps主动层)。在图14c所示的步骤中，在第二薄膜晶体管区(例如igzo薄膜晶体管区)中的缓冲层1230上，沉积并图案化第二主动层1214(例如igzo主动层)。之后，在第二薄膜晶体管区中的第二主动层1214上，沉积并图案化第二栅绝缘层1216，如图14d所示。之后，如图14e所示，在第一薄膜晶体管区中的第一主动层1224上，以及第二薄膜晶体管区中的第二主动层1214上，沉积并图案化第一栅绝缘层1226。在设置栅绝缘层之后，利用光致抗蚀剂制作工艺，在第一薄膜晶体管区与第二薄膜晶体管区中的个别主动层上，沉积并图案化栅极，如图14f所示。图14g揭示以掺质对第一主动层1224进行掺杂，以定义出第一源极/漏极区。对第一薄膜晶体管(例如ltps薄膜晶体管)来说，例如形成n-通道薄膜晶体管或p-通道薄膜晶体管，并对栅绝缘层进行图案化及薄化制作工艺。如图14g所示，例如在硬掩模制作工艺中，利用栅极作为硬掩模，对第一薄膜晶体管的第一栅绝缘层1226以及第二薄膜晶体管(例如igzo薄膜晶体管)的第三栅绝缘层1217进行蚀刻。第二主动层1214上的第二栅绝缘层1216可获得保留并被薄化，其中位于一部分第二主动层1214上(对应第二栅极1218)的第二栅绝缘层1216为较厚区域，而位于第二源极/漏极区上的第二栅绝缘层1216则为较薄区域。如图14h所示，利用导体化制作工艺，以形成第二主动层1214的第二源极/漏极区。

在下一步骤中，如图14i所示，在栅绝缘层与栅极上，沉积并图案化层间介电层1250，其中在沉积与图案化制作工艺中，形成接触孔。如图14j所示，为第一薄膜晶体管(例如ltps薄膜晶体管)与第二薄膜晶体管(例如igzo薄膜晶体管)，分别沉积并图案化源极/漏极(1219、1229)，其中源极/漏极电连接至个别薄膜晶体管中的源极/漏极区。在提供复合薄膜晶体管结构1200之后，在源极/漏极(1219、1229)与层间介电层1250上，可沉积并图案化钝化层1275，其中接触孔形成在钝化层1275中，以电连接薄膜晶体管的源极及/或漏极，如图14k所示。最后，如图14l所示，像素电极1295经沉积并图案化，以形成于钝化层1275上并穿过钝化层1275，以选择性地电连接第一薄膜晶体管的第一源极/漏极1229及/或第二薄膜晶体管的第二源极/漏极1219。该像素电极1295可作为液晶显示器实施例中的像素电极，或是作为有机/无机发光二极管显示器中的二极管电极的其中之一。

公开一种用来制造图12e的复合薄膜晶体管结构的方法，将以图15a～图15m进行讨论。在第一步骤中，如图15a所示，在基板1201上，沉积缓冲层1230。在下一步骤中，如图15b所示，在第一薄膜晶体管区(例如ltps薄膜晶体管区)中，沉积并图案化第一主动层1224(例如ltps主动层)。在图15c所示的步骤中，在第二薄膜晶体管区(例如igzo薄膜晶体管区)中，沉积并图案化第二主动层1214(例如igzo主动层)。之后，在第二薄膜晶体管区中的第二主动层1214上，沉积并图案化第二栅绝缘层1216，如图15d所示。如图15e所示，在第一薄膜晶体管区中的第一主动层1224上，沉积并图案化第一栅绝缘层1226。第一薄膜晶体管(例如ltps薄膜晶体管)与第二薄膜晶体管(例如igzo薄膜晶体管)的栅绝缘层可由相同材料所形成。在此实施例中，栅绝缘层由不同材料所形成，例如第二薄膜晶体管的第二栅绝缘层1216可包括氧化物层，例如氧化硅材料层，其氢浓度较第一薄膜晶体管的第一栅绝缘层1226(例如氧化硅材料层或氮化硅材料层)例如介于5～20原子百分比的氢浓度为低。

在设置栅绝缘层之后，利用光致抗蚀剂制作工艺，如图15f所揭示，在第一薄膜晶体管区(例如ltps薄膜晶体管区)与第二薄膜晶体管区(例如igzo薄膜晶体管区)中的个别主动层上，沉积并图案化栅极(1218、1228)。图15g揭示以掺质对第一主动层1224(例如ltps主动层)进行掺杂，以定义出第一薄膜晶体管(例如ltps薄膜晶体管)的第一源极/漏极区。如图15h所示，利用干蚀刻制作工艺，对第二薄膜晶体管区中的第二栅绝缘层1216进行薄化，其中第二栅绝缘层1216可保留于第二薄膜晶体管区中的第二主动层1214(例如igzo主动层)上，其中第二栅绝缘层1216于一部分的第二主动层1214上，具有较厚区域，而于第二源极/漏极区上，具有较薄区域。之后，在栅绝缘层与栅极上，沉积并图案化由氮化硅层所构成的第一层间介电层1240，如图15i所示。

在下一步骤中，如图15j所示，对包含氮化硅层的第一层间介电层1240进行蚀刻，以使第一层间介电层1240不包括在第二薄膜晶体管区(例如igzo薄膜晶体管区)，仅设置于第一薄膜晶体管区(例如ltps薄膜晶体管区)上。第二栅绝缘层1216与第二栅极1218仍设置于第二主动层1214(例如igzo主动层)上。之后，对第二主动层1214进行等离子体处理，以形成第二源极/漏极区，例如形成n-通道薄膜晶体管。之后，如图15k所示，在第一层间介电层1240、第一薄膜晶体管区、以及第二薄膜晶体管(例如igzo薄膜晶体管)上，沉积并图案化由氧化硅层所构成的层间介电层1250。

为第一薄膜晶体管(例如ltps薄膜晶体管)与第二薄膜晶体管(例如igzo薄膜晶体管)，沉积并图案化源极/漏极，其中源极/漏极通过在个别薄膜晶体管中的源极/漏极接触孔电连接至源极/漏极区。源极/漏极接触孔形成于层间介电层1250中，如图15l所示。在提供复合薄膜晶体管结构1200之后，在源极/漏极与层间介电层1250上，可沉积并图案化钝化层1275以及像素电极1295，其中接触孔形成在钝化层1275中，以选择性地电连接第一薄膜晶体管及/或第二薄膜晶体管的源极及/或漏极，如图15m所示。在一实施例中，像素电极1295的材料可与源极/漏极的材料相同。该像素电极1295可作为液晶显示器实施例中的像素电极，或是作为有机/无机发光二极管显示器中的二极管电极的其中之一。

虽然本发明已以数个优选实施例公开如上，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作任意的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。