n沟道DEMOS器件的制作方法

所公开的实施例涉及n沟道漏极延伸金属氧化物半导体(demos)器件。

背景技术：

可以使用n沟道或p沟道demos结构来制造功率半导体器件。demos器件通过在器件的漏极和沟道之间添加p型漏极漂移区来延伸器件的n+漏极，从而捕获该区域而不是沟道区中的大部分电场，因此，在该区域而不是沟道区中具有热载流子效应，由此增加热载流子可靠性。demos器件可具有对称漏极结构或不对称漏极结构。

技术实现要素：

提供本发明内容以简化的形式介绍所公开概念的简要选择，这些概念在下面包括所提供的附图的具体实施方式中作进一步描述。本发明内容并非旨在限制所要求保护的主体范围。

所公开的实施例认识到，对于包括至少一个p阱指形件的传统n沟道漏极延伸金属氧化物半导体(denmos)器件，在与场电介质的宽度方向上的有源区边界(wd边界)邻近的p阱指形件末端处添加额外p型层能够帮助防止高ioff泄漏。然而，这种额外p型层可产生冲击电离泄漏，导致在具有高背栅偏置电平的导通状态下的晶体管迁移。相反，所公开的denmos器件在邻近wd边界的p阱指形件末端处包括多个额外p型层，这些额外p型层在与wd边界相距第一最小距离处包括与较低掺杂的第二p型层相比较高掺杂的第一p型层，该第二p型层比第一p型层更接近wd边界，在一个实施例中包括第二p型层处于wd边界上方(且进入有源区)。从有源区后方间隔开(或凹陷)的第一p型层降低了在具有高背栅偏置电平的导通状态下的冲击电离，并且更接近或延伸到有源区内的第二p型层有助于防止p阱指形件末端处的过多ioff。

附图说明

现在将参考附图，这些附图不一定按比例绘制，其中：

图1是描述根据示例实施例的包括示例denmos器件的集成电路(ic)的俯视图，该denmos器件在邻近wd边界的p阱指形件末端处包括多个额外p型层，并且示出了更远离wd边界的较高掺杂的第一p型层和更接近wd边界或在wd边界上方的较低掺杂的第二p型层。

图2a是图1中所示的denmos器件的横截面图，其沿着p阱宽度方向围绕有源区/场电介质边界在p阱长度方向上切割。

图2b是图1中所示的denmos器件的横截面图，其围绕p阱指形件的中心在p阱宽度方向上切割，以示出栅电极下方的栅极电介质。

图3是根据示例实施例的示例denmos指形件末端布局，示出了在邻近wd边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层的指形件末端。

图4是示出根据示例实施例用于形成包括指形件末端的demos器件的示例方法的步骤的流程图，其中该指形件末端在邻近wd边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层。

图5示出所测量的瞬时泄漏数据，其将具有已知p阱指形件设计的denmos器件和在邻近wd边界的p阱指形件末端处具有较高掺杂的第一p型层和较低掺杂的第二p型层的所公开的denmos器件进行比较。

图6示出具有已知p阱指形件设计的denmos器件和在邻近wd边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层的denmos器件的所测量的denmos低温峰值瞬时泄漏和ron迁移数据。

图7示出所测量的denmos关断(off)泄漏和bvdss特征，包括针对具有从wd边界凹陷的所公开的较高掺杂的第一p型层和比第一p型层更接近wd边界(在这种情况下还是在wd边界上方)的较低掺杂的第二p型层的denmos器件(被示出为“修改的布局”)和针对具有接近wd边界的单个p型层的denmos器件n阱指形件设计(被示出为“(采用)vtn拉回的布局”)。这些相应的denmos器件的bvdss和ioff特征被示出为不具有显著差异。

具体实施方式

参考附图对示例实施例进行了描述，其中相同的附图标记用于表示类似的或等同的元件。行为或事件的图示顺序不应当被认为是限制性的，因为一些行为或事件可以与其他行为或事件以不同的顺序发生和/或同时发生。此外，一些图示的行为或事件可能是实施根据本公开的方法所不需要的。

此外，在没有进一步限定的情况下，本文中所使用的术语“耦接到”或“耦接”(等)旨在描述间接或直接的电连接。因此，如果第一器件“耦接”到第二器件，则该连接可通过直接电连接来实现，其中通路中仅存在寄生效应，或经由包括其他器件和连接件的中介物件通过间接电连接来实现。对于间接耦接，中介物件一般不修改信号的信息，但是可能调整它的电流水平、电压水平和/或功率水平。

图1是根据示例实施例的包括示例denmos器件100的ic150的俯视图，该denmos器件在邻近wd边界的p阱指形件末端处包括多个额外p型层，该图示出了沿着p阱宽度方向更远离第一有源区边界(wd边界)140a1的较高掺杂的第一p型层161以及更接近wd边界140a1或在wd边界140a1上方的较低掺杂的第二p型层162。尽管被示出在ic150上，但是denmos器件100也可以被实施为分立管芯(discretedie)。被示出为在denmos器件100的右边的区域通常包括被配置在一起以提供电路功能的多个其他晶体管以及电阻器和电容器。第一有源区被示出为140a。因此，第一p型层161被从有源区诸如第一有源区140a后方间隔开，以降低具有高背栅偏置的导通状态下的冲击电离，并且第二p型层162更接近有源区或延伸到有源区，以有助于防止p阱指形件末端处的过多ioff。

denmos器件100被示出为具有对称的漏极栅极结构(对于源极和漏极具有对称结构)，但是这并不是必需的，因为所公开的实施例也适用于不对称漏极设计。另外，尽管p阱指形件1201和1202被示出为是长方形的，但是p阱指形件可具有其他的形状，诸如具有圆角。此外，尽管p型掺杂剂通常被描述为是硼，但是p型掺杂剂通常还可以是铟。

ic150包括衬底105，该衬底具有在其上的掺杂表面层115。衬底105可以是也提供表面层115的体衬底材料(bulksubstratematerial)(例如，硅)，或者表面层115可以是包括体衬底材料的衬底上的外延层。衬底105和/或表面层115可以包括硅、硅-锗或其他半导体材料。衬底105和表面层115均可以是n型或p型的，其中一个特定实施例是p型衬底105和p型表面层115(其为外延层)。

尽管denmos器件100被示出具有两个(2个)p阱指形件1201、1202，但是更一般地，denmos器件100可具有单个p阱指形件或多于2个p阱指形件。p阱指形件1201、1202限定p阱长度方向和较小的p阱宽度方向。p阱指形件1201、1202具有p阱掺杂并且通常通过离子注入被形成在表面层115内。对应于1×10¹³cm^-2注入剂量的近似5×10¹⁵cm^-3至1×10¹⁷cm^-3的p阱掺杂水平可以用于形成p阱指形件。

p阱指形件1201、1202被示出在n阱之间。p阱指形件1201被示出在第一n阱125a与第二n阱125b之间。p阱指形件1202被示出在第二n阱125b与第三n阱125c之间。n+源极(s)126被示出在第一n阱125a中并且n+漏极(d)136被示出在第二n阱125b中。

栅极堆叠在p阱指形件1201、1202的沟道区120a的上方，包括在s126与d136之间的p阱指形件1201的上方。该栅极堆叠包括栅极介电层和在栅极介电层上的图案化栅电极130(该栅极介电层未在图1中示出，参考下面所描述的图2b中的栅极介电层131)。栅电极130可包括多晶硅或其他栅电极材料诸如金属，并且栅极电介质可包括电介质诸如氧化硅或氮氧化硅。

被示出为场氧化物(fox)层的场介电层111在限定有源区(其缺乏场介电层111)的表面层115的一部分上，这些有源区包括第一有源区140，第一有源区140具有包括wd边界140a1的第一有源区/场电介质边界140a。场介电层111可包括locos氧化层，在该情况下，在有源区边缘处的场介电层111过渡区域中将存在鸟喙状区域(birdsbeakregion)。可替代地，场介电层111可包括浅沟槽隔离(sti)。

本申请认识到，denmos器件包括至少一个p阱指形件，其在与场电介质的宽度方向上的有源区边界(wd边界)邻近的p阱指形件末端处添加额外p型层，该denmos器件可有助于防止高ioff泄漏。然而，还认识到，该额外p型层可能产生冲击电离泄漏，从而导致具有高背栅偏置电平的导通状态下的晶体管迁移。如上所述，与此相反，所公开的denmos器件在邻近wd边界140a1的p阱指形件末端处包括多个额外p型层，在距离wd边界第一最小距离处包括与较低掺杂的第二p型层162相比较高掺杂的第一p型层161，该第二p型层162比第一p型层161更接近wd边界140a1。

第一p型层161被从有源区后方间隔开，以降低具有高背栅偏压的导通状态下的电离冲击，并且更接近有源区或延伸到有源区内的第二p型层162有助于防止p阱指形件末端处的过多ioff。因此已经发现，包括与比第一p型层161更接近wd边界140a1的较低掺杂的第二p型层162相比与wd边界相距第一最小距离的较高掺杂的第一p型层161可有助于去除冲击离子泄漏，同时仍然防止指形件末端处的过多ioff泄漏(参考下面所描述的示例)。p型层161的第一最小距离通常是与所述wd边界140a1相距至少0.4μm，诸如≥0.5μm，并且第二最小距离可以是零，以使得第二p型层162在wd边界140a1的上方并且延伸到所述第一有源区140中。尽管第一p型层161和第二p型层162均被示出为是长方形，但是它们可以具有其它形状，诸如圆形或卵圆形(椭圆形)。

第一p型层161和第二p型层162均可以通过通常使用硼的离子注入来形成。例如，诸如3×10¹²cm^-2至1×10¹³cm^-2的硼剂量和在100kev至250kev范围内的能量可被用于注入p阱指形件1201和1202中的区域以形成第一p型层161。诸如4×10¹¹cm^-2至1×10¹²cm^-2的硼剂量和在60kev至100kev范围内的能量可被用于注入p阱指形件1201和1202中的区域以形成第二p型层162。用于第一p型层161的剂量通常至少是用于形成第二p型层162的剂量的2倍。

第一p型层161通常在指形件长度方向上从wd边界140a1凹陷至少1μm，诸如2至4μm。如图1中所示，第二p型层162一般与wd边界140a1交叠。如图1中所示，第一p型层161和第二p型层162一般均从p阱指形件1201、1202的边缘处凹陷，以有助于确保低的漏极至源极泄漏。

图2a是描述图1中所示的denmos器件100的横截面，其沿着p阱宽度方向围绕有源区/场电介质边界在p阱长度方向上切割。第二p型层162被示出为其深度是第一p型层161深度的大约一半。衬底105上的表面层被示出为外延层115’。间隔件139被示出在栅电极130的边缘上。denmos器件100的下面是处于n掩埋层(dnbl)109上的深p掩埋层(dpbl)108。场介电层被示出为fox111’。

图2b是描述图1中所示的denmos器件100的横截面，其围绕p阱指形件的中心在p阱宽度方向上切割，以示出栅电极130下方的栅极介电层131。p阱1203和p阱1204被示出为延伸到dpbl108以形成环绕的p型箱(tank)/隔离环。n阱125d和n阱125e也被示出为延伸到dnbl109，以便为denmos器件100形成n型箱/隔离环。

各种表面触点被示出为穿过示为ild165的层间电介质(ild)。这些触点包括到源极(s)126的触点126a、到漏极(d)136的触点136a、第一背栅(backgate)(bg)触点137a、第二bg触点138a以及n阱触点129a和n阱触点129b，以提供与n型隔离环的接触。由于如上所公开的，所公开的第一p型层161和第二p型层162沿着在指形件长度方向上的边缘被设置在p阱指形件边缘处，因此在如图2b所示的denmos器件100的中心部分没有提供所公开的第一p型层161和第二p型层162。

图3是根据示例实施例的示例denmos指形件末端布局，示出了具有指形件末端的p阱指形件1201，该指形件末端包括在指形件长度方向上从wd边界140a1凹陷的较高掺杂的第一p型层161和比第一p型层161更接近wd边界140a1的较低掺杂的第二p型层162。第二p型层162被示出为在wd边界140a1的上方延伸到第一有源区140中。

图4是示出根据示例实施例的用于形成具有包括指形件末端的demos器件的ic的示例方法的步骤的流程图，其中该指形件末端在邻近wd边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层。步骤401包括提供在其上具有掺杂表面层115的衬底105。表面层115可以是大约15μm至40μm厚的外延层。衬底105一般是p+或p-衬底，通常掺杂有1×10¹⁶cm^-3至1×10¹⁹cm^-3的硼，并且表面层115可以是具有3×10¹⁴cm^-3至3×10¹⁶cm^-3的掺杂水平的外延层。衬底105和表面层115均可包括硅，并且还可包括其他材料。

步骤402包括形成限定长度方向和宽度方向的至少一个p阱指形件1201，所述p阱指形件在包括沟道区120a的表面层115内具有p阱掺杂。典型的p阱注入剂量大约是1×10¹³cm^-2，以提供5×10¹⁵cm^-3至1×10¹⁷cm^-3的近似p阱掺杂水平。

步骤403包括在p阱指形件1201的一侧上形成第一n阱125a并且在p阱指形件120的相对侧上形成第二n阱125b。磷或砷离子注入可被用于形成所述n阱。步骤404包括在限定第一有源区140的表面层115的一部分上形成场介电层111，该第一有源区140具有第一有源区边界140a(其包括沿着宽度方向的wd边界140a1)，在该第一有源区边界140a中具有沟道区120a。如上面所述，场介电层111可包括locos氧化物或sti氧化物。

步骤405包括在源极126与漏极136之间在沟道区120a上方形成栅极堆叠，该栅极堆叠包括栅极介电层131和在栅极介电层131上的图案化栅电极130。

步骤406包括对p阱指形件1201进行注入以形成掺杂第一掺杂水平的第一p型层161，该第一p型层161在第一有源区140外部并且与wd边界140a1相距至少第一最小距离。步骤407包括对p阱指形件1201进行注入以形成第二p型掺杂区域162，其中第二p型掺杂区域162被掺杂小于第一掺杂水平的第二掺杂水平并且具有比第一最小距离更接近wd边界140a1的第二最小距离。形成第一p型层161的步骤406一般包括单独的光刻胶图案，其可以在bicmos工艺中与数字nmos沟道注入共享。形成第二p型层162的步骤407一般也包括单独的光刻胶图案，其可以在bicmos工艺中与高电压depmos沟道注入共享。

关于第一p型层161和第二p型层162以及p阱/沟道的相对掺杂水平，如上所述，与第二p型层162中的掺杂相比，第一p型层161具有大约5倍至30倍的掺杂。与第一p型层161相比，denmos器件的p阱一般接收更低的注入剂量，然而，与第一p型层161相比，该p阱一般具有更长的热扩散周期。然而，通过使用各种电压应用、热周期或注入能量，与形成第一p型层的注入相比，该p阱注入剂量可从更低的剂量变化到更高的剂量。步骤408包括在第一n阱125a内形成n+源极126并且在第二n阱125b内形成n+漏极136。

包括具有从wd边界凹陷的较高掺杂的第一p型层和更接近wd边界或在wd边界上方的较低掺杂的第二p型层的指形件末端的所公开的denmos器件有助于防止在具有对固有器件特征的最小冲击的指形件末端处的denmos截止状态和导通状态泄漏，同时避免了需要使用椭圆形指形件并且在接近指形件末端的有源区中添加沟道终端掺杂，否则需要这种措施来防止指形件末端处的denmos截止状态和导通状态泄漏。椭圆形指形件和在接近指形件末端处的有源区中添加沟道终端掺杂不期望地增加了器件面积并且增加了器件特征的复杂性。此外，所公开的denmos器件不会增加器件面积或涉及任何新的掩膜层级(masklevel)，只要所使用的工艺包括较低掺杂的第二p型注入即可。

示例

通过以下具体示例进一步说明所公开的实施例，其不应当以任何方式被解释为限制本公开的保护范围或内容。

图5示出所测量的瞬时泄漏数据，其将具有已知p阱指形件设计的denmos器件与具有从wd边界(距离大约0.4μm)凹陷的较高掺杂的第一p型层和比第一p型层更接近wd边界(在该情况中，在wd边界的上方)的较低掺杂的第二p型层的所公开的denmos器件进行比较。形成第一p型层161的硼注入的剂量和能量为5×10¹²cm^-2和165kev。形成第二p型层162的硼注入的剂量和能量为1.18×10¹²cm^-2和70kev。背栅电压(vb)为-20v，并且vs是浮动的。上图是绝对泄漏值，而下图是相对于vg和vd的泄漏轮廓。与已知denmos器件相比较，可以看出所公开的denmos器件的瞬时泄漏显著地降低。

图6示出具有已知p阱指形件设计的denmos器件和包括从wd边界凹陷的较高掺杂的第一p型层161和比第一p型层更接近wd边界(在该情况中，还是在wd边界上方)的较低掺杂的第二p型层162的denmos器件(被显示为“新设计”)的所测量的denmos低温峰值瞬时泄漏(顶部)和ron迁移数据(底部)。在顶部示出denmos的导通状态峰值泄漏，其条件为在-40℃下，vg/vb＝22v/-22v，vs＝打开，vd扫描：-22v至22v，在底部示出应力后的ron迁移，其条件为vg/vb＝-22v/22v，vs＝打开，vd扫描：-22v至22v。

图7示出具有从wd边界凹陷的所公开的较高掺杂的第一p型层和比第一p型层更接近wd边界(在这种情况中，还是在wd边界上方)的较低掺杂的第二p型层的denmos器件(被示出为“修改的布局”)和具有接近wd边界的单个p型层的denmos器件n阱指形件设计(被示出为“具有vtn拉回的布局”)的所测量的denmosoff泄漏和bvdss特征(在125℃下vg＝vs＝0v)。可以看出，这些相应的denmos器件的bvdss和ioff特征不存在重大差异(本公开的denmos器件实际上具有稍微更低的ioff)。

所公开的实施例可用于形成半导体管芯(die)，其包括可以被集成到各种装配流程中以形成各种不同的器件和相关产品的分立管芯或ic管芯。该半导体管芯可以包括其中的各种元件和/或其上的各种层，包括阻挡层、介电层、器件结构、有源元件和无源元件，其包括源级区、漏极区、位线、基极、发射极、集电极、导电线、导电通孔等。此外，该半导体管芯可以由包括双极性、绝缘栅双极晶体管(igbt)、cmos、bicmos和mems的各种工艺形成。

本公开相关领域的技术人员将认识到，在所要求保护的发明的范围内，许多其他实施例和实施例变体是可能的，并且在不脱离本公开的范围的情况下，可以对所描述的实施例进行进一步的添加、删除、替换和修改。