本发明属半导体器件制备技术领域,特别涉及一种基于横向多沟道结构的pin二极管和一种基于横向多沟道结构的pin二极管的制备方法。
背景技术:
传统金属天线由于其重量和体积都相对较大,设计制作不灵活,自重构性和适应性较差,严重制约了雷达与通信系统的发展和性能的进一步提高。因此,近年来,研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。
在这种背景下,研究人员提出了一种新型天线概念-等离子体天线,该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围;还可以通过改变等离子体谐振、阻抗以及密度等,调整天线的频率、波束宽度、功率、增益和方向性动态参数;另外,等离子体天线在没有激发的状态下,雷达散射截面可以忽略不计,而天线仅在通信发送或接收的短时间内激发,提高了天线的隐蔽性,这些性质可广泛的应用于各种侦察、预警和对抗雷达,星载、机载和导弹天线,微波成像天线,高信噪比的微波通信天线等领域,极大地引起了国内外研究人员的关注,成为了天线研究领域的热点。
横向pin二极管是产生固态等离子体的重要半导体器件。经理论研究发现,固态等离子pin二极管在加直流偏压时,直流电流会在其表面形成自由载流子组成的固态等离子体,该等离子体具有类金属特性,使得该等离子体可以接收、辐射和反射电磁波,其辐射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
目前所研究的pin二极管在加直流偏压时,本征区内的载流子分布会不均匀,本征区内深度越深的地方载流子浓度越低,使得等离子体区域在传输和辐射电磁波时性能衰减,而且这种二极管的功率密度低,使得现有的pin二极管的应用受到了很大的限制。
因此选择何种材料及工艺制备高质量的pin二极管变的尤为重要。
技术实现要素:
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种基于横向多沟道结构的pin二极管及其制备方法。
本发明的一个实施例提供了一种基于横向多沟道结构的pin二极管的制备方法,包括:
(a)选取衬底材料;
(b)刻蚀衬底分别形成多层沟槽的第一沟槽区和第二沟槽区;
(c)在第一沟槽区淀积p型si形成p区;
(d)在第二沟槽区淀积n型si形成n区;
(e)光刻引线以完成pin二极管的制备。
在本发明的一个实施例中,步骤(b)包括:
(b1)利用化学气相淀积(chemicalvapordepositioncvd)工艺,在衬底表面淀积sin层;
(b2)利用光刻工艺,在sin层表面分别形成第一沟槽区图形和第二沟槽区图形;
(b3)利用干法刻蚀工艺刻蚀sin层及衬底以形成第一沟槽区和第二沟槽区。
在本发明的一个实施例中,步骤(c)包括:
(c1)利用cvd工艺,在包括衬底、第一沟槽区和第二沟槽区的整个衬底表面生长第一sio2层;
(c2)利用湿法刻蚀工艺,去除第一沟槽区表面的第一sio2层;
(c3)利用原位掺杂工艺,在第一沟槽区淀积p型si形成多层沟道的p区;
(c4)利用干法刻蚀工艺,对p区表面进行平整化处理;
(c5)利用湿法刻蚀工艺,去除第一sio2层。
在本发明的一个实施例中,在步骤(c)之前,还包括:
(x1)利用氧化工艺,对第一沟槽区和第二沟槽区的侧壁进行氧化以形成氧化层;
(x2)利用湿法刻蚀工艺,刻蚀氧化层以完成第一沟槽区和第二沟槽区侧壁的平坦化处理。
在本发明的一个实施例中,步骤(d)包括:
(d1)利用cvd工艺,在包括衬底、p区和第二沟槽区的整个衬底表面生长第二sio2层;
(d2)利用湿法刻蚀工艺,去除第二沟槽区表面的第二sio2层;
(d3)利用原位掺杂工艺,在第二沟槽区淀积n型si形成多层沟道的n区;
(d4)利用干法刻蚀工艺,对n区表面进行平整化处理;
(d5)利用湿法刻蚀工艺,去除第二sio2层。
在本发明的一个实施例中,步骤(e)包括:
(e1)利用cvd工艺,在包括衬底、p区和n区的整个衬底表面生长保护层;
(e2)利用退火工艺激活p区和n区中的杂质;
(e3)光刻引线孔并制备引线;
(e4)钝化处理并光刻pad以形成pin二极管的制备。
在本发明的一个实施例中,衬底为掺杂浓度为1×1014~9×1014cm-3的p型soi衬底,且其顶层si材料的厚度为100μm。
在本发明的一个实施例中,p区为包含第一沟道、第二沟道和第三沟道的三层结构。
在本发明的一个实施例中,n区为包含第一沟道、第二沟道和第三沟道的三层结构。
本发明的另一个实施例提供了一种基于横向多沟道结构的pin二极管,由上述任一实施例提供的制备方法形成。
与现有技术相比,本发明具有以下有益效果:
1)本发明采用多层沟槽设计,在加直流偏压时,本征区内的载流子分布更加均匀,极大地改善了器件性能。
2)本发明结构简单,工艺成本低。
附图说明
为了清楚说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种横向多沟道结构的pin二极管的制备方法流程图;
图2a-图2r为本发明实施例的一种横向多沟道结构的pin二极管的制备工艺示意图;
图3为本发明实施例提供的一种横向多沟道结构的pin二极管的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种横向多沟道结构的pin二极管的制备方法流程图,包括:
(a)选取衬底材料;
(b)刻蚀衬底分别形成多层沟槽的第一沟槽区和第二沟槽区;
(c)在第一沟槽区淀积p型si形成p区;
(d)在第二沟槽区淀积n型si形成n区;
(e)光刻引线以完成pin二极管的制备。
进一步地,步骤(b)可以包括:
(b1)利用cvd工艺,在衬底表面淀积sin层;
(b2)利用光刻工艺,在sin层表面分别形成第一沟槽区图形和第二沟槽区图形;
(b3)利用干法刻蚀工艺刻蚀sin层及衬底以形成第一沟槽区和第二沟槽区。
进一步地,步骤(c)可以包括:
(c1)利用cvd工艺,在包括衬底、第一沟槽区和第二沟槽区的整个衬底表面生长第一sio2层;
(c2)利用湿法刻蚀工艺,去除第一沟槽区表面的第一sio2层;
(c3)利用原位掺杂工艺,在第一沟槽区淀积p型si形成多层沟道的p区;
(c4)利用干法刻蚀工艺,对p区表面进行平整化处理;
(c5)利用湿法刻蚀工艺,去除第一sio2层。
具体地,在步骤(c)之前,还包括:
(x1)利用氧化工艺,对第一沟槽区和第二沟槽区的侧壁进行氧化以形成氧化层;
(x2)利用湿法刻蚀工艺,刻蚀氧化层以完成第一沟槽区和第二沟槽区侧壁的平坦化处理。
其中,步骤(d)可以包括:
(d1)利用cvd工艺,在包括衬底、p区和第二沟槽区的整个衬底表面生长第二sio2层;
(d2)利用湿法刻蚀工艺,去除第二沟槽区表面的第二sio2层;
(d3)利用原位掺杂工艺,在第二沟槽区淀积n型si形成多层沟道的n区;
(d4)利用干法刻蚀工艺,对n区表面进行平整化处理;
(d5)利用湿法刻蚀工艺,去除第二sio2层。
进一步地,步骤(e)可以包括:
(e1)利用cvd工艺,在包括衬底、p区和n区的整个衬底表面生长保护层;
(e2)利用退火工艺激活p区和n区中的杂质;
(e3)光刻引线孔并制备引线;
(e4)钝化处理并光刻pad以形成pin二极管的制备。
优选地,衬底为掺杂浓度为1×1014~9×1014cm-3的p型soi衬底,且其顶层si材料的厚度为100μm。
优选地,p区为包含第一沟道、第二沟道和第三沟道的三层结构。
优选地,n区为包含第一沟道、第二沟道和第三沟道的三层结构。
本实施例提供的横向多沟道结构的pin二极管的制备方法,通过采用三层沟槽工艺设计,可以在加直流偏压时,本征区内的载流子分布更加均匀,极大地改善了器件性能。
实施例二
请参照图2a-图2r,图2a-图2r为本发明实施例的一种横向多沟道结构的pin二极管的制备工艺示意图,该制备方法包括如下步骤:
s10、选取soi衬底。
请参见图2a,该soi衬底201的掺杂类型为p型,掺杂浓度为1014cm-3,晶向为(100);soi衬底201的顶层si的厚度为100μm。
s20、在soi衬底表面淀积一层sin。
请参见图2b,利用cvd工艺,在soi衬底201上淀积sin层202。
s30、刻蚀soi衬底形成有源区沟槽。
请参见图2c,利用光刻工艺在sin层202上形成有源区图形,利用干法刻蚀工艺在指定位置处刻蚀sin层202及顶层si从而形成有源区沟槽。
其中,有源区沟槽为三层沟槽结构;第一沟槽2031的深度为30~100nm;第二沟槽2032的深度为100~300nm;第三沟槽2033的深度为300~500nm。
s40、有源区四周平坦化处理。
请参见图2d,氧化有源区的四周侧壁以使有源区的四周侧壁形成氧化层204。
请参见图2e,利用湿法刻蚀工艺刻蚀有源区的四周侧壁氧化层以完成有源区的四周侧壁平坦化,
s50、淀积第一sio2层。
请参见图2f,利用cvd方法在整个材料表面淀积第一sio2层205。
s60、光刻第一sio2层。
请参见图2g,利用光刻工艺在第一sio2层205上形成p区图形,利用湿法刻蚀工艺去除p区图形上的第一sio2层205。
s70、形成第一层沟道、第二层沟道和第三层沟道的p区。
请参见图2h,具体做法可以是:利用原位掺杂的方法,在整个衬底表面的p区图形上淀积p型si形成第一层沟道的p区2061、第二层沟道的p区2062和第三层沟道的p区2063,通过控制气体流量来控制p区的掺杂浓度。
其中,第一层沟道的p区2061、第二层沟道的p区2062和第三层沟道的p区2063的厚度均为100nm;掺杂浓度均为1×1018~5×1018cm-3。
s80、平整化衬底表面。
请参见图2i,具体做法可以是:先利用干法刻蚀工艺使p区表面平整化,再利用湿法刻蚀工艺去除衬底表面的第一sio2层205。
s90、在衬底表面淀积第二sio2层。
请参见图2j,具体做法可以是:利用cvd方法在整个材料表面淀积第二sio2层207。
s100、光刻第二sio2层207。
请参见图2k,利用光刻工艺在第二sio2层207上形成n区图形;利用湿法刻蚀工艺去除n区上的第二sio2层207。
s110、形成第一层沟道、第二层沟道和第三层沟道的n区。
请参见图2l,利用原位掺杂的方法,在soi衬底201表面的n区图形上淀积n型si形成第一层沟道的n区2081、第二层沟道的n区2082和第三层沟道的n区2083,通过控制气体流量来控制n区的掺杂浓度。
s120、平整化衬底表面。
请参见图2m,先利用干法刻蚀工艺使n区表面平整化,再利用湿法刻蚀工艺去除整个材料表面的第二sio2层207。
s130、衬底表面平坦化。
请参见图2n,可以利用cmp的方法,去除衬底表面的sin层202,从而使整个材料表面平整化。
s140、淀积sio2。
请参见图2o,利用cvd方法在整个材料表面淀积一层sio2保护层209。
s150、杂质激活。
在950-1150℃,退火0.5~2分钟,使离子注入的杂质激活、并且推进有源区中杂质。
s160、在p、n接触区光刻引线孔。
请参照图2p,在保护层209上光刻引线孔210。
s170、形成引线。
请参照图2q,可以在引线孔210溅射金属,合金化形成金属si化物,并刻蚀掉表面的金属;再在整个材料表面溅射金属211,光刻引线,并将引线连接。
s180、钝化处理,光刻pad。
请参照图2r,可以通过淀积sin形成钝化层212,光刻pad。最终形成固态等离子pin二极管。
常规制作的固态等离子pin二极管均为单层沟道,处于激发状态的本征区内载流子浓度分布不均与,造成辐射特性变差。本发明的多沟道二极管解决了本征区内载流子分布不均这一问题,改善了二极管的性能。
实施例三
请参照图3,图3为本发明实施例提供的一种横向多沟道结构的pin二极管的结构示意图。该固态等离子pin二极管采用上述实施例所示的制备方法制成。具体地,该固态等离子pin二极管在soi衬底301上制备形成,且pin二极管第一沟道的p区301、n区302、第二沟道的p区303、n区304和第三沟道的p区305、n区306以及横向位于p区和n区之间的i区均位于该soi衬底的顶层si3011内。
本实施例提供的pin二极管通过在soi衬底上制备多层沟道,当在接触电极上外加正向电压时,利用多个沟道内高浓度载流子的叠加作用使得整个本征区内载流子浓度达到均匀,从而提高了横向pin二极管的功率密度,增强了pin二极管的固态等离子体特性。
综上,本文中应用了具体个例对本发明一种横向多沟道结构的pin二极管的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。