LDMOS晶体管及其形成方法与流程

本发明涉及半导体领域，特别涉及一种ldmos晶体管及其形成方法。

背景技术：

横向双扩散金属氧化物半导体晶体管(laterallydouble-diffusedmetal-oxidesemiconductor，ldmos)由于具备高击穿电压、与互补金属氧化物半导体(cmos)工艺兼容等特性，被广泛应用于功率集成电路中。与传统mos晶体管相比，传统mos器件中的源极与和漏极相对于栅极结构对称；而ldmos器件中的漏极比源极更远离栅极结构，在漏极与栅极结构之间具有较长的轻掺杂区域，被称为漂移区。ldmos器件在漏极加载高压时，通过所述漂移区来承受较高的电压降，获得高击穿电压(breakdownvoltage，bv)的目的。

驱动电流(ion)和击穿电压是衡量ldmos器件电学性能的两个重要参数。其中，驱动电流指的是在器件工作时，从漏极到源极的电流；击穿电压指的是器件被击穿前，其指定端的最高瞬间的极限电压值。较大的击穿电压和较大的驱动电流使得ldmos器件具有较好的开关特性以及较强的驱动能力。

但是，现有技术ldmos器件的电学性能有待提高。

技术实现要素：

为解决上述问题，本发明提供一种ldmos晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构；在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；在栅极结构的两侧分别形成漏区及源区。

可选的，向所述漂移区表面进行离子注入中，注入的离子还包含缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。

可选的，所述缺陷吸收离子包含n离子、c离子、ge离子中的一种或多种。

可选的，所述中和离子包含bf2离子。

可选的，向所述漂移区表面进行离子注入时，以所述栅极结构作为遮挡层。

可选的，所述离子注入的方向与半导体衬底的法线夹角为20-45度。

可选的，所述离子注入的能量为8kev-50kev。

可选的，所述离子注入剂量为1e12atom/cm²-5e13atom/cm²。

可选的，所述ldmos是n型ldmos晶体管，所述漂移区掺杂的离子类型是n型，所述中和离子的类型是p型，所述源区和所述漏区是n型。

本发明还包含一种ldmos晶体管，包括：半导体衬底，位于半导体衬底内的隔离结构；位于所述半导体衬底中的漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；所述漂移区及所述半导体衬底上方设置有栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；所述漂移区表面注入有中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；栅极结构的两侧分别设置有漏区及源区。

可选的，所述漂移区表面还注入有缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。

可选的，所述中和离子包含bf2离子。

可选的，所述缺陷吸收离子包含n离子、c离子、ge离子中的一种或多种。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。

进一步的，注入的离子还可以包含缺陷吸收离子，所述缺陷吸收离子能够吸收漂移区的缺陷，从而抑制漂移区的扩散，增加沟道宽度。

进一步的，中和离子可以是bf2离子，bf2离子中的b扩散速度较快，f扩散速度较慢，因此bf2离子可以提供合适的扩散速度。

进一步的，向所述漂移区表面进行离子注入时，以所述栅极结构作为遮挡层，工艺简便，不用额外掩模板。

附图说明

图1-图8是本发明实施例ldmos晶体管形成过程的剖面结构示意图；

图9是本发明实施例实验结果数据图。

具体实施方式

下面将结合示意图对本发明的晶圆测试结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

如背景所言，现有的横向双扩散场效应管(ldmos晶体管)的性能仍有待提高。

研究发现，现有技术ldmos晶体管工作电流受制于源区和漏区之间的导通电阻难以在继续增加，虽然可以通过减小源区和漏区之间沟道的宽度(或尺寸)或者增加源区和漏区的掺杂剂量以提高工作电流值，但是相应的使得ldmos晶体管击穿电压会降低以及引起短沟道效应，漏电流也会增加。此外，增加沟道宽度需要额外的掩模板，增加了生产制造成本。

为此，本发明提供了一种ldmos晶体管及其形成方法，其中，ldmos晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构；在所述半导体衬底中形成漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；在所述漂移区及所述半导体衬底上方形成栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；向所述漂移区表面进行离子注入，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；在栅极结构的两侧分别形成漏区及源区。

本发明通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。

请参考图1-图2，在半导体衬底上形成隔离结构201。具体步骤为：提供半导体衬底，在所述半导体衬底上形成掩模层，所述掩模层中具有暴露出半导体衬底表面的开口；沿开口刻蚀所述半导体衬底，在半导体衬底中形成凹槽213；形成覆盖所述掩模层并填充满凹槽213的隔离材料层；平坦化所述隔离材料层，直至暴露出半导体衬底表面，在所述凹槽中形成隔离结构201。形成隔离结构201后，去除掩模板。

所述半导体衬底的材料可以为硅(si)、锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ-ⅴ族化合物。本实施中，所述半导体衬底的材料为硅。

所述掩模层可以包含硬掩模层212和缓冲层211。由于所述硬掩模层212的应力较大，在所述衬底上形成所述硬掩模层212时，容易在所述衬底表面造成位错；所述缓冲层211用于为形成所述硬掩模层212时提供缓冲作用，避免直接在所述衬底上形成所述硬掩模层212时产生位错的问题；此外，所述缓冲层211还可以作为后续去除所述硬掩模层212步骤中的停止层。

本实施例中，所述缓冲层211的材料为氧化硅，可以为采用热氧化工艺形成所述缓冲层211。

所述浅沟槽隔离结构201用于增长ldmos晶体管导通的路径，以增大ldmos晶体管的击穿电压。

所述浅沟槽隔离结构201可以为单层或多层(≥2层)堆叠结构。在一实施例中，所述多层堆叠结构为双层堆叠结构，包括位于凹槽的侧壁和底部表面的衬垫层和位于衬底垫层上填充满凹槽的填充层，所述衬垫层的材料可以为氧化硅，所述填充层的材料可以为氮化硅。

参考图3-图4，在所述半导体衬底200中形成漂移区203，所述漂移区203包围所述隔离结构201，所述漂移区203掺杂有第一类型的离子。

在形成漂移区203之前，还可以在所述半导体衬底内形成阱区202，形成的漂移区203位于阱区202内，漂移区203的深度可以小于阱区202的深度，所述阱区202可以在形成浅沟槽隔离结构201之前形成，也可以在形成隔离结构201之后形成。

本实施例中，所述阱区202和漂移区203通过离子注入工艺形成，形成漂移区之前在半导体衬底上形成掩模层，所述掩模层暴露出待注入的区域。在一实施例中，当形成的ldmos为p型的ldmos时，所述阱区202中掺杂n型的杂质离子，所述漂移区203中掺杂p型的杂质离子，即第一类型的离子为p型；在另一实施例中，当形成的ldmos为n型的ldmos时，所述阱区202中掺杂p型的杂质离子，所述漂移区203中掺杂n型的杂质离子，即第一类型的离子为n型。所述n型杂质离子为磷离子、砷离子、锑离子中的一种或几种；p型杂质离子为硼离子、铟离子、镓离子中的一种或几种。

参考图5，形成横跨覆盖部分漂移区203和隔离结构201的栅极结构207。

在一实施例中，所述栅极结构207包括栅介质层204、位于栅介质层204上的栅电极206。

本实施例中，所述栅介质层204的材料为氧化硅、所述栅电极206的材料为多晶硅。栅极结构的形成过程为：形成覆盖所述半导体衬底200表面的栅介质层材料层；在所述栅介质材料层上形成栅电极材料层；刻蚀所述栅电极材料层和栅介质材料层，在部分漂移区203、部分隔离结构201、以及半导体衬底表面上形成栅介质层204，在栅介质层204上形成栅电极206。

在本发明的其他实施例中，所述栅介质层204的材料还可以为高k介电材料，比如hfo2、tio2、hfzro、hfsino等，所述栅电极206的材料为金属，比如w、cu、al等。可以通过后栅工艺形成所述栅极结构。

在一实施例中，栅介质层204和的栅电极206两侧侧壁上还形成有侧墙205。所述侧墙205在后续第一浅掺杂区时保护栅电极206的侧壁不会被注入损伤。

所述侧墙205可以为单层或多层(≥2层)结构，所述侧墙205的材料为氧化硅、氮化硅或其他合适的材料。

请参考图6，向栅极结构207一侧的漂移区203表面进行离子注入，在漂移区203表面形成中和掺杂区208，所述离子注入包含注入中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反，也就是说，中和离子的掺杂类型与漂移区203的离子掺杂类型相反，当漂移区203的离子掺杂类型为n型，中和离子的掺杂类型为p型；当漂移区203的离子掺杂类型为p型，中和离子的掺杂类型为n型。中和离子的掺杂类型与漂移区相反，因此对漂移区表面的离子有中和作用，漂移区203与阱区202的交界会向着漂移区方向移动，即漂移区203会收缩，沟道距离增加，从而改善漏电流。这种方法使得沟道距离增加，同时不需要额外的掩模板，节省成本。

可选的，中和离子包含bf2离子，bf2离子中的b扩散速度较快，f扩散速度较慢，因此bf2离子可以提供合适的扩散速度。

可选的，注入的离子还包含缺陷吸收离子，离子注入过程中会导致晶格错位，从而产生缺陷，所述缺陷吸收离子能吸收所述漂移区的缺陷，从而抑制漂移区的扩散，进一步增加沟道长度。缺陷吸收离子包含n离子、c离子、ge离子中的一种或多种。缺陷吸收离子的注入可以使衬底(例如硅)表面非晶化，在随后的退火后衬底表面重新晶化，同时n离子、c离子还会使周围的缺陷产生团簇化的效应，从而抑制杂质随缺陷的增强扩散作用。

可选地，本发明中的向漂移区203表面进行离子注入中，以栅极结构207作为遮挡层。由于漂移区需掺杂的窗口被栅极结构暴露出来，因此栅极结构可以用作离子注入的遮挡层，被栅极结构遮挡住的漂移区203不被掺杂，被栅极结构暴露出来的漂移区203被掺杂。这样工艺简单，不用额外的掩模板即可完成此步骤的离子注入。

可选的，离子注入的方向与半导体衬底的法线夹角为20-45度，例如25度、30度、35度、40度。如果离子注入的角度太大，易使得掺杂离子注入至阱区区域。可选的，离子注入的能量为8kev-50kev，例如15kev、20kev、30kev、40kev，注入剂量为1e12atom/cm²-5e13atom/cm²。

在进行离子注入后，进行退火工艺，以激活掺杂离子，在一实施例中，所述退火工艺的温度为900-1100℃，例如950℃、1000℃、1050℃。退火的时间为10s-30s。

请参考图8，在栅极结构207一侧的漂移区203内形成漏区209；在栅极结构207另一侧内形成源区210。

形成所述源区209和漏区210采用源漏离子注入。在一实施例中，当形成的ldmos为p型的ldmos时，所述漏区209和源区210中掺杂p型的杂质离子；在另一实施例中，当形成的ldmos为n型的ldmos时，所述漏区209和源区210中掺杂n型的杂质离子。所述n型杂质离子为磷(p)离子、砷(as)离子、锑(te)离子中的一种或几种；p型杂质离子为硼(b)离子、氟化硼(bf2)离子、铟(in)离子、镓(ga)离子中的一种或几种。

在一实施例中，源漏离子注入注入的杂质离子为b离子、bf2离子、ga离子或in离子中的一种或几种时，源漏离子注入的注入角度为0-5度，注入剂量为5e13atom/cm²-5e15atom/cm²，注入能量为6kev-50kev。

在另一实施例中，源漏离子注入注入的杂质离子为p离子、as离子或sb离子中的一种或几种时，源漏离子注入的注入角度为0-5度，注入剂量为5e13atom/cm²-5e15atom/cm²，注入能量为12kev-50kev。

本发明还包含一种ldmos晶体管，包括：半导体衬底，位于半导体衬底内的隔离结构；位于所述半导体衬底中的漂移区，所述漂移区包围所述隔离结构，所述漂移区掺杂有第一类型的离子；所述漂移区及所述半导体衬底上方设置有栅极结构，所述栅极结构覆盖部分所述漂移区、隔离结构；所述漂移区表面注入有中和离子，所述中和离子的掺杂类型与所述第一类型的离子掺杂类型相反；栅极结构的两侧分别设置有漏区及源区。可选的，所述漂移区表面还注入有缺陷吸收离子，所述缺陷吸收离子能吸收所述漂移区的缺陷。可选的，所述中和离子包含bf2。可选的，所述缺陷吸收离子包含n离子、c离子、ge离子中的一种或多种。

图9是本发明实施例实验结果数据图。图9中，横坐标为栅极电压，纵坐标为漏电流。曲线a是本发明的ldmos晶体管实验数据图，曲线b是现有技术ldmos晶体管实验数据图。图中可见，本发明的ldmos漏电流相比于现有技术大大减小，再次印证了本发明的技术效果。

本发明中，通过掺杂中和离子，中和掉部分漂移区表面的第一类型的离子，使得漂移区与阱区的边界收缩，从而增加沟道宽度，既不需要额外增加掩模板，同时减小了漏电流。

进一步的，注入的离子还可以包含缺陷吸收离子，所述缺陷吸收离子能够吸收漂移区的缺陷，从而抑制漂移区的扩散，增加沟道宽度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。