一种用于闪存电路中的变容二极管结构及其制造方法与流程

本发明属于半导体技术领域，涉及一种用于闪存电路中的变容二极管结构及其制造方法。

背景技术：

变容二极管(varactordiodes)又称“可变电抗二极管”，其为一种利用pn结电容(势垒电容)与其反向偏置电压的依赖关系及原理制成的二极管。当外加顺向偏压时，有大量电流产生，pn(正负极)结的耗尽区变窄，电容变大，产生扩散电容效应；当外加反向偏压时，则会产生过渡电容效应，但因加顺向偏压时会有漏电流的产生，所以在应用上均供给反向偏压，如图1所示。

变容二极管也称为压控变容器，是根据所提供的电压变化而改变结电容的半导体，也就是说，作为可变电容器，可以被应用于fm调谐器及tv调谐器等谐振电路和fm调制电路中。在互补金属氧化物半导体(complementarymetaloxidesemiconductor，简称cmos)工艺中，变容二极管使用pn结(n+/pwell)，或是多晶硅和同样掺杂类型的势阱构成，目前用于闪存电路中的变容二极管有时也使用这两类结构。

请参阅图2，图2示出了一种现有技术中的栅极晶体管类型的变容二极管结构，它以一块n型硅片为衬底，利用扩散工艺制作两个高掺杂的n+区，并引出两个电级，分为源极(source)和漏极(drain)；然后，在衬底上制作一层氧化绝缘层，再在氧化绝缘层上制作多晶硅，引出电极，作为栅极(gate)，通常将衬底和源极接在一起，这样，栅极和衬底各相当于一个极板，中间是氧化绝缘层，形成变容二极管结构。当栅极和源极电压变化时，衬底靠近氧化层处感应电荷的数量随之改变，从而使漏极电流的大小得到了控制。

本领域技术人员清楚，由于在闪存电路中的一些特殊电路可能需要大容量电容，上述两种变容二极管需要通过增加面积来满足要求。然而，在有限的芯片面积中增加电容面积会造成其它电路设计的重新设计等额外工作，且增加的面积也不利于芯片面积的持续缩减，因此，业界需要设计一种能够满足大容量电容需求同时又能很好兼顾芯片微小化趋势的用于闪存电路中的变容二极管。

技术实现要素：

本发明的目的在于提供一种用于闪存电路中的变容二极管结构及其制造方法，其在制作所述闪存的cmos工艺中制作所述变容二极管，也就是说，其利用的闪存晶体管的浮栅极、控制栅极和衬底上的绝缘层形成并联的电容结构，达到增大电容量的效果，且其在不增加工艺步骤的前提下，使闪存电路中的闪存结构和变容二极管结构可以同时形成。

为实现上述目的，本发明的技术方案如下：

一种用于闪存电路中的变容二极管结构，其在制作所述闪存的cmos工艺中制作所述变容二极管，其包括：

一衬底；

一第一绝缘层，形成于所述衬底上；

一浮栅极，形成于所述第一绝缘层上；

一控制栅极，与所述浮栅极相对而设；

一第二绝缘层，形成于所述浮栅极和控制栅极之间；

其中，所述衬底上形成有一源极和一漏极；所述浮栅极单独引出第一连接线作为所述变容二极管电容的一极板，所述源极的引出线、所述漏极的引出线与所述控制栅极的引出线电气连接在一起形成第二连接线作为所述变容二极管电容的另一极板，所述第一绝缘层和所述第二绝缘层为所述变容二极管电容的介质层。

进一步地，所述第一连接线为接触孔；所述第二绝缘层和控制栅极具有上下同心的通孔，所述浮栅极的接触孔依次穿过所述通孔，连接到所述第一金属层；其中，所述浮栅极的接触孔与所述通孔间具有介质层。

进一步地，所述第一连接线为接触孔；所述浮栅极具有与所述控制栅极在水平投影上的不重合部分，所述第一连接线的接触孔位于所述浮栅极的不重合部分与所述第一金属层之间。

进一步地，所述第二连接线为接触孔；所述源极、所述漏极与所述控制栅极通过相应的接触孔分别连接到所述第一金属层。

进一步地，所述浮栅极是n型掺杂的，所述衬底为n型阱，所述源极和漏极分别为n+型源极和n+型漏极。

进一步地，所述第一绝缘层的材料为氧化硅，和/或所述第二绝缘层为氧化硅/氮化硅/氧化硅结构。

进一步地，所述变容二极管电容与所述氧化硅的厚度相关。

进一步地，所述浮栅极和/或所述控制栅极的材料为多晶硅。

为实现上述目的，本发明的又技术方案如下：

一种制造上述用于闪存电路中的变容二极管结构的方法，其包括，在制作所述闪存的cmos工艺步骤中，同时制作形成变容二极管结构中的形成有一源极和一漏极的衬底、形成于所述衬底上的第一绝缘层，形成于所述第一绝缘层上的浮栅极、与所述浮栅极相对而设的控制栅极，以及形成于所述浮栅极和控制栅极之间第二绝缘层；且利用cmos工艺的连线技术，将所述浮栅极的第一连接线作为所述变容二极管电容的一极板，将所述源极的引出线、所述漏极的引出线与所述控制栅极的引出线电气连接在一起形成第二连接线作为所述变容二极管电容的另一极板，所述第一绝缘层和所述第二绝缘层为所述变容二极管电容的介质层。

进一步地，所述第一连接线和所述第二连接线由制作接触孔工艺形成；所述源极、所述漏极与所述控制栅极通过相应的接触孔分别连接到第一金属层，所述浮栅极通过其接触孔连接到第一金属层。

从上述技术方案可以看出，本发明的变容二极管结构可以用于具有cmos结构的工艺流程，其将闪存结构中原本作为电子存储介质的浮栅极作为一个极板，控制栅极和衬底分别作为另一个极板，浮栅极和衬底之间的绝缘层与浮栅极影控制栅极之间的绝缘层分别作为电容器的层间介质层，形成并联的电容结构。

与传统的变容二极管相比，本发明变容二极管结构中的单位面积电容c由原本等于浮空栅极和衬底之间的电容c1(c＝c1)变成等于浮栅极和衬底之间的电容c1与浮栅极和控制栅极之间的电容c2之和(c’＝c1+c2)，从而提高了单位面积的电容，达到了扩大电容量的效果。

因此，上述这种并联的电容结构增加了电容量，且不影响原有芯片面积，从而达到节省芯片面积同时扩容的效果运用现有的闪存晶体管结构。

附图说明

图1为解释现有技术中变容二极管原理的示意图

图2为现有技术中栅极晶体管类型变容二极管的结构示意图

图3示出了一种现有技术中的闪存电路中闪存晶体管结构示意图

图4为本发明用于闪存电路中的变容二极管结构一较佳实施例的结构示意图

图5为本发明用于闪存电路中的变容二极管结构另一较佳实施例的结构示意图

具体实施方式

下面结合附图3-5，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

需要说明的是，本发明的用于闪存电路中的变容二极管结构，其发明思路是利用浮栅极增加单位面积电容的结构和方法，理论上可以用于具有cmos结构的任意工艺流程，但如果对于没有浮栅极电路中的制作该变容二极管结构，则在cmos工艺中，由于增加了浮栅极和相应的工艺，还需考量工艺成本和节约芯片面积所带来的优势。

因此，本发明特别适用于闪存电路中或具有浮栅极结构的电路中制造变容二极管结构，例如，1.5t结构(1.5t结为浮栅极存储结构，编程和擦除在不同区域进行)，和2t结构(2t结构是在浮栅极管旁边增加一个选择管，从而可以提供浮栅极管的抗干扰能力)。

下面我们就用于闪存电路中的变容二极管结构及其制造方法为例进行信息说明。请参阅图3，图3示出了一种现有技术中的闪存电路中闪存晶体管结构示意图。闪存是一种长寿命的非易失性的存储器，在断电情况下仍能保持所存储的数据信息，其包括衬底、源极和漏极、浮栅极和控制栅极。浮栅极嵌入在控制栅极和衬底之间，作为电荷存储介质，其外包裹了绝缘层，例如图3中的ono(氧化硅/氮化硅/氧化硅)层和氧化层，这些绝缘层用来保护浮栅极中的电荷不会泄露，使闪存具有记忆功能；控制栅极用来控制浮栅极中的电荷量。闪存的擦写原理是基于隧道效应，使电流穿过浮栅极与硅衬底之间的绝缘层(又称隧穿氧化层)，对浮栅极进行充电(写数据)或放电(擦除数据)。可见，现有的闪存晶体管结构包含本发明变容二极管结构的第一要素“浮栅极”。

本发明的一种用于闪存电路中的变容二极管结构，是在制作所述闪存的cmos工艺步骤中，同时制作形成变容二极管结构。该变容二极管结构中的形成有一源极和一漏极的衬底、形成于衬底上的第一绝缘层，形成于第一绝缘层上的浮栅极、与浮栅极相对而设的控制栅极，以及形成于浮栅极和控制栅极之间第二绝缘层；且还可以利用cmos工艺的连线技术，将浮栅极的第一连接线作为变容二极管电容的一极板，将源极的引出线、漏极的引出线与控制栅极的引出线电气连接在一起形成第二连接线作为变容二极管电容的另一极板，第一绝缘层和第二绝缘层为变容二极管电容的介质层。

在本发明的实施例中，浮栅极的n型和p型掺杂也会带来不同的电容值，较佳地，浮栅极是n型掺杂的，衬底为n型阱，源极和漏极可以分别为n+型源极和n+型漏极。也就是说，对于n型存储栅极(相当于浮栅极)和n型源漏和势阱的电容，多晶硅耗尽较小，且电容值稳定，建议使用；对于p型掺杂的控制栅极与浮栅极，在电容电压范围内会有较大的耗尽，其电容值偏小且不稳定，不推荐使用。

此外，闪存的第一绝缘层的材料可以为氧化硅，和/或第二绝缘层可以为氧化硅/氮化硅/氧化硅结构，在本发明的一些实施例中，变容二极管结构的第一绝缘层的材料也可以为氧化硅，和/或第二绝缘层可以为氧化硅/氮化硅/氧化硅结构。

本领域技术人员清楚，闪存一般使用1.8v，3.3v，5.0v这三种电压器件作为外围电路的器件，这三种电压器件分别对应不同的氧化硅厚度，在本发明的实施例中，变容二极管电容与氧化硅的厚度相关，即可以达到不同的电容选择。

在本发明的实施例中，第一连接线和/或第二连接线通常以接触孔的工艺完成。连接浮栅极和第一金属层的接触孔通常可以采用两种方案实现：

①、第一连接线为接触孔；浮栅极具有与控制栅极在水平投影上的不重合部分，第一连接线的接触孔位于浮栅极的不重合部分与第一金属层之间；第二连接线为接触孔，源极、漏极与控制栅极通过相应的接触孔分别连接到第一金属层。

②、第一连接线为接触孔；第二绝缘层和控制栅极具有上下同心的通孔，浮栅极的接触孔依次穿过第二绝缘层和控制栅极中的通孔，与第一金属层连接；第二连接线为接触孔，源极、漏极与控制栅极通过相应的接触孔分别连接到第一金属层。

下面通过两个具体的实施例来描述这两种方案的具体细节。

实施例一

请参阅图4，图4为本发明用于闪存电路中的变容二极管结构一较佳实施例的示意图。该变容二极管包括衬底1、形成于衬底1上的第一绝缘层2、形成于第一绝缘层2上的一浮栅极3、与浮栅极3相对而设的一控制栅极4，以及形成于浮栅极3和控制栅极4之间的第二绝缘层5，第一绝缘层2也叫隧穿氧化层，衬底1上形成有一源极和一漏极。

在本实施例中，较佳地，第一绝缘层2的材料可以为二氧化硅，第二绝缘层5可以为氧化硅/氮化硅/氧化硅(ono)结构。

将浮栅极3单独引出作为一极板，图3示意了本发明实施例提供的一种引出方式，即在浮栅极侧面引出，从图3可以看出，浮栅极3的引出线与第二绝缘层5和控制栅极4无交点，错开设置，此时，浮栅极3须存在与控制栅极4在水平投影上不重合的至少一部分面，对浮栅极3的该部分面上方绝缘层进行刻蚀形成接触孔，在该接触孔将浮栅极3的电极引出到第一金属层；第二连接线为接触孔，源极、漏极与控制栅极4通过相应的接触孔分别连接到第一金属层。

这种设计方案的优点是不会影响控制栅极和ono层的电容面积，缺点是需要改变浮栅极3的长度，使其有露出控制栅极4的至少一部分面。

源极的引出线、漏极的引出线与控制栅极4的引出线电气连接作为一极板，具体方法可以为：在源极、漏极和控制栅极4上方绝缘层分别开设三个接触孔(contact)，各金属接触孔向上引出并与上方的同第一金属层相连接，从而使控制栅极4和衬底1分别作为另一极板。

此时，原本在闪存中作为电荷存储介质的浮栅极3变成一极板，控制栅极4和衬底1分别作为另一极板，浮栅极3和控制栅极4之间的ono层与浮栅极和衬底1之间的隧穿氧化层分别作为电容器的层间介质层，形成并联的电容结构。该电容结构使得单位面积的电容c等于浮栅极3和衬底1之间的电容c1与浮栅极3和控制栅极4之间的电容c2之和(c＝c1+c2)，即提高了单位面积的电容，既节省了芯片面积又达到了扩容的效果。

实施例二

请参阅图5，图5为本发明用于闪存电路中的变容二极管结构另一较佳实施例的示意图。

本实施例提供的用于闪存电路中的变容二极管结构可以包括实施例一的闪存晶体管结构中的所有结构元素，区别在于，实施例一中变容二极管结构的浮栅极3可以从其侧面引出，在本发明的实施例中，浮栅极3的引出线需穿过第二绝缘层5和控制栅极4。其形成工艺包括：

在控制栅极4和第二绝缘层5上分别形成垂直方向上的连通的通孔，在通孔内通过绝缘层形成接触孔与浮栅极3连接，从而将浮栅极3的电极引出，与第一金属层连接；第二连接线为接触孔，源极、漏极与控制栅极4通过相应的接触孔分别连接到第一金属层。

这种设计方案的缺点是需要在控制栅极4和ono层上形成通孔，从而一定程度地减少了控制栅极层的电容面积，但总体而言，并联电容结构所增加的电容是大于因控制栅极4上形成通孔而损失的电容的，且对芯片面积不造成任何影响。

综上所述，本发明从提高电容的角度出发，其利用浮栅极、控制栅极和衬底上的隧穿氧化层形成并联的电容结构，来提高单位面积变容二极管的电容，从而达到在电路中节省面积的目的，且浮栅极的引出用原有的接触孔刻蚀就可以达到，与原有工艺兼容，在不增加任何工艺和光罩的情况下扩大了单位面积的电容，从而满足特殊电路的大容量电容需求。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。