半导体封装的制作方法

本揭露是关于半导体封装。

背景技术：

现代的集成电路(integrated circuit；IC)晶片为使用大量的处理步骤(例如微影蚀刻(lithography etching)、植入(implantation)、沉积(deposition)等)执行于半导体基材上方所形成，处理步骤形成多个元件(例如晶体管(transistor))于半导体晶圆内，一旦这些处理步骤完成，半导体晶圆被锯切而分隔成许多集成电路晶粒(die)，接着，各个集成电路晶粒透过被包装于支撑外壳中而被封装，以避免物理伤害或腐蚀，并提供集成电路晶粒与基材之间的电性连接。

技术实现要素：

根据本揭露的部分实施方式，一半导体封装包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒是设置于此基材上方。此盖体是设置于此基材上方。此盖体包含一覆盖部与一足部，此足部从此覆盖部的一底面延伸。此覆盖部与此足部定义一凹陷，且此集成电路晶粒是容纳于此凹陷中。此粘着剂包含一侧壁部与一底部。此侧壁部接触此足部的一侧壁。此底部从此侧壁部延伸至此足部的一底面与此基材之间。

附图说明

阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。

图1绘示封装示例的剖面图，用于解释部分实施方式；

图2为无绘出盖体的图1的半导体封装的俯视图；

图3绘示在部分实施方式中，制造基材与封装组件的步骤的剖面图；

图4绘示对图3的封装组件执行部分实施方式的额外制程的剖面图；

图5绘示对图4的封装组件执行部分实施方式的额外制程的剖面图；

图6为图5的封装组件的俯视图；

图7绘示对图5的封装组件执行部分实施方式的额外制程的剖面图；以及

图8绘示对图7的封装组件执行部分实施方式的额外制程的剖面图。

具体实施方式

以下将以附图及详细说明清楚说明本揭露的精神，任何所属技术领域中具有通常知识者在了解本揭露的实施例后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施例中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施例以和/或所讨论的配置之间的关系。

此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。

本揭露的实施方式不限于特定的基材种类或特定的集成电路种类，且本揭露的实施方式可有助于将元件安装在基材上，元件可为具有微凸块(microbump)与焊料柱(solder column)等类似物的覆晶(flip chip)晶粒以及安装在晶粒上方的散热器或散热屏，基材可包含直通基材穿孔(through-substrate-via；TSV)、焊线接合、控制塌陷高度晶片连接(controlled collapse chip connection；C4)、锡球(solder ball)或其他连接、基材可由包含硅晶圆及常见于封装技术的所有材料的半导体基材，但本揭露不以此为限。安装于基材上的集成电路晶粒可由包含：记忆体处理器、数字信号处理器、模拟信号集成电路、射频集成电路；微机电系统(micro electro-mechanical system；MEMS)元件、数字光处理器(digital light processor；DLP)以及普遍的任何离散电路元件或集成电路元件的任何种类所形成，且包含被动电路元件与主动晶体管电路元件。

图1绘示半导体封装10示例的剖面图，以解释部分实施方式。图1绘示不具有可看见的翘曲的封装10，且图1在此处是用来解释元件。在图1中，基材100与安装于基材100上的集成电路晶粒110被绘示出来。基材100可提供结构基底以及从集成电路晶粒110到其他元件与系统(未绘示)的电性界面。举例而言，基材100可包含多个导电层(未绘示)，部分导电层为基材100内部的界面层。这些层可被蚀刻为具有各种宽度及长度的线路(trace)且可透过层间通孔(via)而连接。线路与通孔可共同形成电网，以提供直流电源、接地及信号从基材100的一侧传向另一侧的路线。于部分实施方式中，基材100可包含直通基材穿孔的连接。基材100可由以下材料所形成：像是双马来酰亚胺-三氮杂苯(bismaleimide-triazine；BT)的有机(叠层)材料、像是液晶高分子(liquid-crystal polymer；LCP)的高分子基材料、像是低温共烧陶瓷(low-temperature co-fired ceramic；LTCC)的陶瓷材料、硅或玻璃中介层、或类似物。导电层与通孔可由任何适合的导电材料所形成，例如铜、铝、银、金等金属、合金、以上的组合及/或其类似物，且可由任何适合的技术所形成，例如化学电镀(electro-chemical plating；ECP)、无电电镀(electroless plating)或像是溅镀(sputtering)法、印刷(printing)法及化学气相沉积(chemical vapor deposition；CVD)法等沉积方法。

于部分实施方式中，基材100可包含电子元件，像是电阻、电容、信号分配电路元件、以上的组合或类似物。这些电子元件可为主动、被动或以上的组合。于其他实施方式中，在基材100中可无须设有主动或被动电子元件。所有这些组合是完全被包含在实施方式的范畴。

集成电路晶粒110是正面朝下排列(主动面朝下)且面向基材100的顶面100t。集成电路晶粒110是以覆晶封装固定于基材100。集成电路晶粒110可由各种半导体基材材料所形成，例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)或其他类似物。主动及/或被动元件的组合(例如晶体管、二极管、电阻、电容及类似物)可以形成为集成电路晶粒110的一部分，以建构功能性电路元件。此外，交替的导电材料层(例如铜、铝、合金、掺杂的多晶硅、以上的组合或类似物)可用于多个介电材料层之间，以形成主动与被动元件之间的内部连接，且亦提供主动与被动元件以及其他外部元件之间的外部连接。于部分实施方式中，多个晶粒110是垂直地堆叠于基材100上方，以形成三维集成电路(three-dimensional integrated circuit；3DIC)结构。

集成电路晶粒110与基材100之间的电性连接是由焊料连接所形成，像是微凸块120。这些微凸块120是由包含高铅与无铅的共晶材料所形成。焊料可包含铜、锡、银、铅、镍及其他材料。于部分实施方式中，高铅的焊料可包含铅与锡。于部分实施方式中，无铅焊料可包含铜、银与锡。集成电路晶粒110与基材100的顶面100t之间的物理与电性连接可由对焊料连接执行热回流(reflow)而形成。于部分实施方式中，包含焊料柱、控制塌陷高度晶片连接连接器、柱形凸块(stud bump)、锡球及焊料凸块的其他连接可做为微凸块120的替代物使用。

于部分实施方式中，集成电路晶粒110与基材100之间可有热膨胀系数(coefficient of thermal expansion；CTE)不匹配。举例而言，硅的热膨胀系数可为约2.5ppm/℃，而基材材料的热膨胀系数可高于硅的热膨胀系数数倍，例如陶瓷的热膨胀系数为约7ppm/℃，有机基材的热膨胀系数为约15ppm/℃。因此，焊料连接若不具有应力释放，则热膨胀系数不匹配可造成焊料连接破裂或被扯掉。因此，底部填充物130是与覆晶组装集成电路一起使用，以提供应力释放。这些材料在施加时或在提供时通常为液态环氧(epoxy)树脂，接着在高于140℃的温度持续一些时间区间(可为30分钟至数小时)以热固化成硬化环氧或树脂。换句话说，底部填充物130(例如以二氧化硅填充的环氧树脂)可用来填充多个微凸块120之间以及晶粒110与基材100之间的间隙空间。底部填充物130可分散应力于基材100的顶面100t，而不使应力变成集中于微凸块120中，而提高机械可靠度。此外，底部填充物130亦可阻隔外部环境中的湿气或污染。

盖体140是设置于集成电路晶粒110上方，以收容集成电路晶粒110于其中。举例而言，盖体140可包含覆盖部142与足部144，足部144从覆盖部142的底面142b延伸，足部144形成被覆盖部142覆盖的环，使覆盖部142与足部144可定义凹陷R。集成电路晶粒110是收容于凹陷R中。换句话说，盖体140包含底面140b，且凹陷R是形成于盖体140的底面140b内。盖体140的导热系数大且可高于约100W/m*K，举例而言，盖体140可由金属、金属合金或类似物所形成。于部分实施方式中，盖体140可由任何适合的导热材料所形成，例如铜及铜合金或铝及铝合金。于部分实施方式中，盖体140可由具有镍、钯、铂或合金涂层的铜或铜合金所形成，以减少腐蚀。

粘着剂150是提供以将盖体140固定于基材100。进一步来说，粘着剂150是至少存在于盖体140的底面140b与基材100的顶面100t之间，以提供粘性将上方的盖体140固定于下方的基材100。换句话说，粘着剂150可接触盖体140的底面140b以及基材100的顶面100t。粘着剂150可包含适合将盖体140密封于基材100上的材料，例如环氧树脂、氨基甲酸乙酯(urethane)、聚氨酯(polyurethane)、硅胶弹性体(silicone elastomer)或类似物。

于部分实施方式中，粘着剂150延伸到凹陷R的侧壁S上，因此，粘着剂150可提供提升的粘着强度给盖体140与基材100。此提升的粘着强度可有助于提升元件良率或可靠度。举例而言，于部分实施方式中，基材100受到负向翘曲，负向翘曲意思是翘曲造成基材100的边缘低于基材100的中心因而具有负值。若凹陷R的侧壁S不被粘着剂150覆盖，则粘着强度会太低而无法将盖体140固定于负向翘曲的基材100。相反地，在粘着剂150延伸到凹陷R的侧壁S上的部分实施方式中，提供给盖体140与基材100的粘着强度相较于在侧壁S不被粘着剂150覆盖的实施方式中的粘着强度是提升的，因此，此提升的粘着强度是够高以避免盖体140从基材100脱层。

于部分实施方式中，粘着剂150包含基部152与突出部154。在粘着剂150是同质粘着剂的部分实施方式中，基部152与突出部154是由同质粘着性材料所形成。换句话说，基部152与突出部154是一体成形。基部152位于基材100的顶面100t且延伸入基材100与盖体140的底面140b之间的间隙。换句话说，突出部154沿着凹陷R的侧壁S从基部152突伸入凹陷R中。换句话说，突出部154是存在于侧壁S与晶粒110之间。突出部154可与凹陷R的侧壁S接触，且基部152可接触上方的盖体140的底面140b与下方的基材100的顶面100t。因此，粘着剂150所提供的粘着强度可被提高，此提高是有助于避免盖体140从基材100脱层。

换句话说，盖体140的足部144包含内侧壁144s与底面144b。凹陷R是由足部144的内侧壁144s所定义，因此，于部分实施方式中，足部144的内侧壁144s是相当于凹陷R的侧壁S。此外，足部144的底面144b的位置是盖体140的最底位置，因此，于部分实施方式中，足部144的底面144b是相当于盖体140的底面140b。突出部154是存在于内侧壁144s上且是相当于粘着剂150的侧壁部。基部152从侧壁部154延伸至底面144b与基材100之间，因此，基部152相当于粘着剂150的底部。侧壁部154与底部152是分别接触足部144的内侧壁144s与底面144b，使粘着剂150所提供的粘着强度提升。

于部分实施方式中，粘着剂150是实质上共形于足部144的底面144b与内侧壁144s之间的盖体角落C1。换句话说，粘着剂150是以实质上共形的形式涂布足部144的盖体角落C1周围。换言之，突出部154与基部152形成粘着剂角落C2。盖体角落C1与粘着剂角落C2重叠。换句话说，基部152与突出部154相接于盖体角落C1，或是，底面144b与内侧壁144s相接于粘着剂角落C2。这样的共形设计可有助于进一步提升提供给盖体140与基材100的粘着强度，这是由于不仅足部144的底面144b与内侧壁144s被粘着剂150涂布，盖体角落C1亦是被粘着剂150涂布。

于部分实施方式中，粘着剂150的突出部154覆盖足部144的一半以上的内侧壁144s，使粘着强度进一步地提升。进一步来说，足部144的一半以上的内侧壁144s接触粘着剂150的突出部154。举例而言，内侧壁144s具有覆盖区144r1与未覆盖区144r2，未覆盖区144r2是位于覆盖部142与覆盖区144r1之间。换句话说，未覆盖区144r2是高于覆盖区144r1。内侧壁144s的覆盖区144r1被粘着剂150的突出部154所覆盖，且内侧壁144s的未覆盖区144r2不被粘着剂150所覆盖。于部分实施方式中，覆盖区144r1的高度H1与内侧壁144s的完整高度H2可满足：H1>1/2xH2。于部分实施方式中，覆盖区144r1的高度H1与内侧壁144s的总高度可满足：1/3xH2<H1<4/5xH2。

于部分实施方式中，粘着剂150的突出部154是与集成电路晶粒110彼此间隔，因此，可避免对集成电路晶粒110的侧壁的不想要的粘着。于部分实施方式中，粘着剂150的突出部154是与底部填充物130彼此间隔，因此，亦可以避免对底部填充物130的不想要的粘着。

于盖体140的足部144形成环(像是形成在集成电路晶粒110的周围的矩形环)的部分实施方式中，粘着剂150的突出部154可被足部144所形成的环所环绕。换句话说，粘着剂150的突出部154可被足部144所围绕。于部分实施方式中，粘着剂150亦可形成在集成电路晶粒110周围的环。

进一步来说，如无绘出盖体140的图2的封装的俯视图，可以看出基部152形成底环153，且突出部154形成顶环155，顶环155是堆叠于底环153上方。突出部154从基部152的顶面的部分区域突伸，因此，突出部154的宽度小于基部152的宽度。因此，突出部154所形成的顶环155的环厚度小于基部152所形成的底环153的环厚度，因此，顶环155可相当于较薄的环，且底环153可相当于在较薄的环下方的较厚的环。于部分实施方式中，基部152与突出部154是在相同点胶制程中所形成，因此，较薄的环155是同中心地堆叠于较厚的环153上方。

于部分实施方式中，如图1与图2所示，由粘着剂150的突出部154所形成的顶环155被由盖体140的足部144所形成的环环绕或围绕。换句话说，顶环155可相当于粘着环，且由足部144所形成的环可相当于粘着环周围的的非粘着环。于部分实施方式中，顶环155是同中心地排列于足部144所形成的环内部。进一步来说，顶环155接触足部144的环状内侧壁144s。于部分实施方式中，足部144所形成的环是堆叠于基部152所形成的底环153上方。进一步而言，足部144所形成的环是同中心地堆叠于底环153上方。举例而言，粘着剂150的底环153接触足部144的环状底面144b且被其压缩。于部分实施方式中，集成电路晶粒110被顶环155环绕或围绕，顶环155的中心是位于集成电路晶粒110内。

于部分实施方式中，如图2所示，底环153与顶环155是不连续的环。换句话说，底环153与顶环155分别具有缺口G1与缺口G2。于部分实施方式中，缺口G1及G2是实质上对齐并是由粘着剂150的点胶图案所形成。于其他部分实施方式中，底环153与顶环155不具有缺口。

于部分实施方式中，如图1所示，导热界面材料(thermal interface material；TIM)可被设置于集成电路晶粒110的最顶侧或背侧且可接触集成电路晶粒110与盖体140的覆盖部142的底面142b。因此，导热界面材料160可提供集成电路晶粒110的最顶侧与盖体140之间的导热途径，以提升集成电路晶粒110运作时的散热。导热界面材料160是导热的但是电绝缘体，因此导热界面材料160不会造成不想要的短路。于部分实施方式中，导热界面材料160具有良好的热传导率，热传导率可大于约2W/m*K且可等于或大于约10W/m*K或约50W/m*K。粘着剂150比导热界面材料160具有较好的粘着力与较低的热传导率。举例而言，粘着剂150的热传导率可低于约0.5W/m*K。于部分实施方式中，导热界面材料160是与粘着剂150间隔，特别是在足部144的内侧壁144s上的突出部154。于部分实施方式中，粘着剂150的突出部154的顶部是低于导热界面材料160的底部。

于部分实施方式中，导热界面材料160可包含环氧树脂、硅胶、无机材料，举例而言，像是以下材料的一或多层：轻度交联的硅胶高分子、一或多个高分子基材、具有一或多个导热填充物的高分子、其他材料或以上的组合。于导热界面材料160包含高分子基材的实施方式中，高分子基材可包含乙烯-丙烯橡胶(ethylene-propylene)、三元乙丙橡胶(ethylene-propylene-diene monomer)、氢化聚异戊二烯(hydrogenated polyisoprene)或以上的组合。在导热界面材料160包含导热填充物的实施方式中，导热填充物可包含氧化铝、氮化硼、氮化铝、铝、铜、银、铟或以上的组合。举例而言，于部分实施方式中，导热填充物是分散于导热界面材料160内且在导热界面材料160中的重量百分比为约10％至约90％。此外，导热界面材料160可包含其他材料、填充物及特征。

图3绘示根据部分实施方式的第一阶段制程步骤的基材200与集成电路晶粒210的剖面图。基材200可包含直通基材穿孔连接，且基材200可为上述的任何材料。集成电路晶粒210是显示为以微凸块220覆晶组装于基材200，在此实施例中，距离「W」表示基材200的翘曲。在图3与接下来的图示中，基材翘曲是夸大地显示以用来表示并解释实施方式。可以看出翘曲可导致微凸块220产生不一致的形状。多个微凸块220的形状不一致，且在此实施例中，因为基材100是负向地翘曲，所以位于集成电路晶粒210的多个角落的多个微凸块是特别延伸。

图4绘示在额外的制程步骤中将底部填充物点胶之后的图3的基材200的剖面图。现在底部填充物230是显示为位于集成电路晶粒210与基材200之间。底部填充物材料可为具有高玻璃转移温度(glass transition temperature；Tg)的底部填充物，举例而言，其玻璃转移温度是高于140℃，甚至具有更高的玻璃转移温度的材料可做为使用，例如玻璃转移温度高于150℃的材料。于部分实施方式中，具有低玻璃转移温度的其他底部填充物可做为使用。之后，于部分实施方式中，回流处理是选择性地执行以将微凸块220回流。

图5绘示图4的基材200接着受到部分实施方式的额外制程步骤的剖面图。基材200、集成电路晶粒210正面朝下组装于基材200与底部填充物230上方、以及底部填充物230环绕微凸块220是显示，如同上述。粘着剂240是点胶于基材200上且可为任何上述的材料。粘着剂240可用具有针状点胶头或图章状点胶头的点胶机的方法而被湿式点胶至基材200的外部、外围或边缘。于部分实施方式中，粘着剂240可为热固化材料。粘着剂240的点胶图案可设计为使粘着剂240的一部分可在后续的步骤中被挤压至盖体的侧壁上。举例而言，图6绘示图5中的结构的俯视图，内粘着环242与外粘着环244是以适合的点胶头点胶于基材200上，例如针状点胶头。内粘着环242与外粘着环244是同中心地点胶于集成电路晶粒210周围。换句话说，内粘着环242是点胶于外粘着环244与集成电路晶粒210之间，且内粘着环242与外粘着环244是保持实质上固定的间距而相隔。内粘着环242的至少一部分在后续步骤中可被挤压至盖体的内侧壁上。于部分实施方式中所绘示，内粘着环242及外粘着环244是点胶为不连续的环。

导热界面材料250是点胶于集成电路晶粒210上且可由任何上述任何材料所形成。导热界面材料250的点胶可由针状点胶头或图章状点胶头来执行。若导热界面材料250为固体，则其可被加热至一固液转换温度，且接着以液状应用于集成电路晶粒210。

图7绘示图6中的基材200接着受到部分实施方式中额外制程步骤的剖面图。盖体260是放置于集成电路晶粒210上方，且盖体260接触粘着剂240的至少一部分以及导热界面材料250。举例而言，盖体260的覆盖部262的底面262b与导热界面材料250接触，且盖体260的足部264的底面264b接触内粘着环242与外粘着环244。

接着，如图8所示，盖体260被压向基材200，以使粘着剂240的一部分从盖体260的底面264b与基材200之间的缺口空间被挤到盖体260的内侧壁264s。举例而言，夹钳装置可施向下的力于盖体260上，以将粘着剂240压成具有实质上为L形横截面的变形的粘着剂270。变形的粘着剂270包含基部272与突出部274。基部272是位于足部264的底面264b与负向翘曲的基材200之间，突出部274接触足部264的内侧壁264s。因此，提供给盖体260与负向翘曲的基材200的粘着强度可提升，而有助于避免盖体260从负向翘曲的基材200脱层。可以理解的是，额外的制程可被执行在粘着剂及/或与导热界面材料应用制程之前、之中或之后，以使半导体元件的制造达到完整，但这些额外的制程在此为求简洁而不详细地做讨论。举例而言，在挤出粘着剂之后，可将封装加热，以藉由提高导热介面材料250与变形的粘着剂270的温度而将粘着剂与导热界面材料固化。

于部分实施方式中，内粘着环242与外粘着环244(如图4所示)是被点胶在足够短的间距内，以使内粘着环242与外粘着环244在对盖体260加压期间被挤出以彼此毗邻。因此，变形的粘着剂270可具有实质上连续的基部272，以将盖体260密封于基材200上。

本揭露的实施方式可具有以下至少优点。由于粘着剂的一部分是位于盖体的侧壁上，提供给盖体与基材的粘着强度可被提升，因此，此提升的粘着强度有助于防止盖体从基材脱层，尤其是有助于防止盖体从负向翘曲的基材脱层。

于部分实施方式中，一半导体封装包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒是位于此基材上方。此盖体是位于此基材上方，其中此盖体包含一覆盖部与一足部，此足部从此覆盖部的一底面延伸，其中此覆盖部与此足部定义一凹陷，且此集成电路晶粒是收容于此凹陷中。此粘着剂包含一侧壁部与一底部，其中此侧壁部接触此足部的一侧壁，且其中此底部从此侧壁部延伸至此足部的一底面与此基材之间。

于部分实施方式中，此粘着剂是实质上共形于此足部的此底面与此侧壁之间的一角落。

于部分实施方式中，此足部的此侧壁与此底面形成一第一角落，此粘着剂的此侧壁部与此底部形成一第二角落，且其中此第一角落与此第二角落重叠。

于部分实施方式中，此侧壁部与此底部是由一同质粘着性材料所形成。

于部分实施方式中，此粘着剂的此侧壁部覆盖此足部的此侧壁的一半以上。

于部分实施方式中，此粘着剂的此侧壁部是被此盖体的此足部所围绕。

于部分实施方式中，此集成电路晶粒是被此粘着剂的此侧壁部所围绕。

于部分实施方式中，此粘着剂的此侧壁部是位于此盖体的此足部与此集成电路晶粒之间。

于部分实施方式中，此粘着剂的此侧壁部与此集成电路晶粒是间隔的。

于部分实施方式中，此半导体封装更包含一底部填充物，此底部填充物是位于此基材与此集成电路晶粒之间，此粘着剂的此侧壁部与此底部填充物是间隔的。

于部分实施方式中，此底部形成一较厚的环，且此侧壁部形成一较薄的环，此较薄的环是堆叠于此较厚的环上方。

于部分实施方式中，此较厚的环与此较薄的环是同中心地堆叠。

于部分实施方式中，一半导体封装包含一基材、一集成电路晶粒、一盖体与一粘着剂。此集成电路晶粒是位于此基材上方。此盖体是位于此基材上方，此盖体具有一底面与在此底面内的一凹陷，此集成电路晶粒是收容于此凹陷中。此粘着剂包含一基部与一突出部，此基部延伸入此基材与此盖体的此底面之间的一空隙，且此突出部沿着此凹陷的一侧壁从此基部突伸入此凹陷中。

于部分实施方式中，此突出部覆盖此盖体的此凹陷的此侧壁的一半以上。

于部分实施方式中，此基部与此突出部相接于此盖体的此底面与此凹陷的此侧壁之间的一角落。

于部分实施方式中，此突出部形成一粘着环，且此凹陷的此侧壁于此粘着环周围形成一非粘着环。

于部分实施方式中，此基部与此突出部是一体成形。

于部分实施方式中，一种形成半导体封装的方法，包含点胶一粘着剂于一基材上，此基材具有一集成电路晶粒附着于其上；放置一盖体于此集成电路晶粒上方，以使此盖体的一底面覆盖此粘着剂的至少一部分；以及将此盖体压向此基材，使此粘着剂的一部份从此盖体的此底面与此基材之间的一空间挤到此盖体的一侧壁上。

于部分实施方式中，此点胶此粘着剂包含点胶一内粘着环与一外粘着环于此基材上，其中此内粘着环是位于此集成电路晶粒与此外粘着环之间，且将此盖体压向此基材会使此内粘着环的至少一部份挤到此盖体的此侧壁上。

于部分实施方式中，此内粘着环与此外粘着环是被点胶在一足够短的间距内，使此内粘着环与此外粘着环在将此盖体压向此基材的期间被挤压成彼此毗邻。

以上概述数个实施方式或实施例的特征，使所属领域中具有通常知识者可以从各个方面更加了解本揭露。本技术领域中具有通常知识者应可理解，且可轻易地以本揭露为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到在此介绍的相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未悖离本揭露的揭露精神与范围。在不悖离本揭露的精神与范围的前提下，可对本揭露进行各种改变、置换或修改。