专利名称：半导体封装的制作方法
技术领域：
本发明涉及半导体封装，特别涉及避免由于在薄的半导体封装中的光刻技术所造成的泄漏电流。
现有技术较早的半导体封装是通过如下方式而减薄的(1)使封装的插入物(interposer)减薄，以及(2)使封装的树脂模子减薄。通过技术(1)和(2)而减薄的变导体封装的例子是薄的四方轮廓无引线(TQON)封装。TQON封装采用倒装片连接工艺，并且保证封装的厚度为0.5毫米或更薄。
图1为示出根据现有技术的半导体封装的截面示图，以及图2为示出形成在图1的封装的插入物上的布线层。
在图1中，布线层48形成在插入物40上。半导体芯片10倒装并通过倒装片接点20连接到布线层48。用底层填料(underfill material)30密封接点20。芯片10和底层填料30用树脂模60来密封。
在芯片10下，仅仅有接点20并且没有布线层48。
在图2中布线层48包括间距较宽的导体。
根据现有技术的薄封装具有如下问题(1)插入物能够使光透过，从而激发在半导体芯片中的半导体元件，并且产生造成故障的泄漏电流。这是因为，为了使插入物减薄，现有技术采用例如由玻璃环氧树脂、双马来酰亚胺三氮杂苯(BT)树脂、或者聚酰亚胺(PI)树脂所制成的树脂基片来制造插入物，而不是采用金属引线框。现有技术还具有如下问题(2)在半导体芯片上的树脂模能够使光透过，特别是波长为780nm或更长的，该光波会激励半导体元件并且产生造成故障的泄漏电流。当在半导体芯片上的树脂模被极度地减薄以减小封装的厚度时会出现上述问题(2)。
发明内容
根据本发明，一种半导体封装包括插入物、形成在插入物上的布线层、电连接到布线层的半导体芯片、以及保护布线层和半导体芯片的树脂模(resin mold)。该布线层包括相邻形成的导体，其间距不会在该导本之间造成短路。该封装具有形成在该插入物上方没有导体的区域中的遮光层。
图1为示出根据现有技术半导体封装的截面示图；图2为示出形成在图1的封装内的插入物上的布线层的平面示图；图3为示根据本发明第一实施例的半导体封装的截面示图；图4为示出形成在图1的封装中的插入物上方的布线层和遮光层的平面示图；图5为示出根据本发明第二实施例的半导体封装的截面示图；图6A至6F为示出根据第一和第二实施例中的任何一个所形成的半导体封装中的插入物上方的布线层和遮光层的各种形状的平面示图；图7为示出根据本发明第三实施例的半导体封装的截面示图；以及图8为示出形成在图7的封装中的插入物上方的布线层和遮光层、半导体芯片和金属布线。
实施例的详细描述下面将参照附图描述本发明的各种实施例。请注意，在附图中相同或类似的参考标号用于相同或类似的部件，并且将省略或简化对相同或类似部分和元件的描述。
(第一实施例)如图3和4所示，根据第一实施例的半导体封装包括(a)插入物40；(b)布线层50，其包含相邻间距不造成导体之间的短路的多个导体，该布线层50覆盖插入物40的给定区域，以阻挡光线通过该给定区域；(c)遮光层80，其覆盖该插入物40的没有被布线层50所覆盖的非布线区域，以阻挡光线通过该非布线区域；(d)电连接到布线层50的半导体芯片10；以及(e)密封该布线层50、遮光层80和芯片10的树脂模62。
底层填料30密封把倒装的芯片10连接到布线层50的倒装片接头20。底层填料30改进接头20的连接可靠性。
树脂模62可以包含遮光成份，例如黑碳粉和金属氧化物粉末。即使树脂模62被减薄到大约0.100毫米，在该树脂模62中的遮光成份仅仅允许大约0至1％的780nm或更长波长的光透过。
插入物40例如由有机材料所制成，例如BT树脂或PI树脂。
布线层50由遮光导电材料所制成，例如铜(Cu)、铝(Al)和铜镍(Cu-Ni)合金。布线层50把芯片10的端子电连接到外部端子70。
遮光层80形成在例如没有布线层50的区域，例如在芯片10下方以及在封装的边角处。遮光层80由可导电或不导电的遮光材料所制成。同时形成布线层50和遮光层80，以减小工艺数目。在这一方面最好由相同的材料同时形成遮光层80和布线层50。
在图4中，在布线层50中的导体覆盖插入物40的大部分，并且相邻间距不造成导体之间的短路。为了阻挡光线通过导体之间的缝隙，导体之间的间距例如必须在0.010至0.100毫米之间。为了防止短路最好使导体之间的间距较宽。但是，较宽的间距会增加光线透过的危险。根据本发明的半导体封装的使用环境，该必须阻挡光线波长会有变化，并且根据要阻挡的光线波长，该适当的间距发生改变。根据第一实施例，在布线层50中的相邻导体之间的间距例如大约为0.050毫米。
根据本实施例，遮光层80包括形成在没有布线层(即，芯片10下方)以及在该封装边角处的遮光层80a和遮光层80b。
下面将描述同时在插入物40上形成布线层50和遮光层80的技术。插入物40在本例中由聚酰亚胺条带所形成。
(1)薄铜膜完全形成在聚酰亚胺条带表面上形成布线层等等的区域处。
(2)光刻胶层完全形成在薄铜膜上。
(3)形成布线层和遮光层的掩膜设置在光刻胶层上，并且暴露在紫外线、电子射束或离子射束这样的光线之下。
光刻胶层可以由当暴露光线下时熔化的树脂所形成。在这种情况中，该掩膜被形成为与布线层50和遮光层80a和80b相同的形状，从而在掩膜中的间隙可以对应于使布线层和遮光层中的导体相分离的间隙。该光刻胶层通过掩膜中的缝隙暴露在光线下。
该光刻胶层可以由在暴露在光线下时变硬的树脂所制成。在这种情况下该掩膜被形成为与分离该导体和遮光层的缝隙相同的形状，从而在掩膜中的间隙可以对应于该导体和遮光层。该光刻胶层通过掩膜中的缝隙暴露在光线下。
(4)采用显影剂来从光刻胶层上消除不需要的部份。如果该光刻胶层是由树脂所形成并且通过曝光而熔化，则在显影之后遗留在光刻胶层上的图案与掩膜的形状相一致。如果光刻胶层是由通过曝光而变硬的树脂所制成，则在显影之后遗留在光刻胶层上的图案与该掩膜的正负反转形状相一致。
(5)执行蚀刻工艺，以除去不被光刻胶层所保护的部分处的铜。结果，仅仅受到光刻胶层保护的铜薄膜遗留在聚酰亚胺上面。
(6)除去光刻胶层，以把布线层50和遮光层80遗留在聚酰亚胺条带上。
在布线层50上，在倒置的结构设置半导体芯片10，并且布线层50和芯片10通过接头20相互连接。芯片10和布线层50用树脂模62来密封，从而完成芯片封装。
如上文所述，根据第一实施例的半导体封装与现有技术不同之处在于在布线层50中的导体相邻分布，其间距不会造成导体之间的短路，并且添加遮光层80。导体还尽可能接近地相邻分布，以避免光通过导体之间的缝隙。遮光层形成在没有布线层的区域处的遮光层80防止光线通过没有布线区域到达芯片10。
根据第一实施例的半导体封装与现有技术不同之处在于树脂模62包含遮光成份。把遮光成份添加到树脂模62，使得即使树脂模62较薄也可以防止光线通过该树脂模62。
阻挡到达半导体芯片10的光线防止芯片10中的半导体元件被光线激励以产生泄漏电流，从而防止元件发生故障。
(第二实施例)下面将仅仅描述第二实施例与第一实施例之间的不同点。根据图5中所示的第二实施例的半导体封装，树脂模60不包含遮光成份。另外，遮光层82形成在半导体芯片10上。
遮光层82例如由喷镀方法和电镀方法形成例如从100至10000埃范围的厚度。遮光层82例如可以包含金(Au)、镍(Ni)或碳(C)。
根据第二实施例的树脂模60没有包含遮光成份，因此不能够遮光。为了解决该问题第二实施例在芯片10上形成遮光层82，以阻挡通过树脂模82使其不能达到芯片10。
与第一实施例相同，第二实施例在芯片10与插入物40之间形成遮光层80，以防止通过插入物40的光线到达芯片10。
图6A至6F示出根据第一或第二实施例形成的半导体封装中在插入物上的布线层和遮光层的各种形状。在图6A至6F中，标号20为倒装片接点，50为布线层，70为外部连接端子，以及80为遮光层。
在图6A中，插入物的四个角中的两个角(上左和上右角)被遮光层80b所覆盖，并且剩余的角(下左和下右角)被布线层50的导体50a所覆盖。
在图6B中，插入物的四个角被布线层50的导体50b所覆盖。
与图6B中相类似，在图6C中，插入物的四个角被布线层50的导体所覆盖。在图6B中，一些导体(例如上左导体50b)具有多个倒装片接头(20a，20b)。在图6C中，没有一个导体具有多个倒装片接头。通过这种方式，在根据本发明的实施的半导体封装中的布线层的一些导体分别具有连接到半导体芯片的两个或多个接头。
在图6D中，插入物的每一侧具有5个外部连接端70。在图6A至6C中插入物的每一侧具有7个外部连接端70。在根据本发明的插入物的一侧上的外部连接端70的数目是可选的，并且不限于5个或7个。
在图6E和6F中，外部连接端70沿着每个插入物的每条边界分布，并且位于插入物和半导体芯片的边缘之间的中间位置处。更加具体来说，外部连接端70a沿着每个插入物的每条边缘分部，并且外部连接端70b分布在插入物与半导体芯片的边缘之间的中间位置处。
在图6F中，在半导体芯片的边缘处的导体的一端(例如，50c)分叉为两个端子。
(第三实施例)如图7和8中所示，根据第三实施例的半导体封装包括插入物40、形成在插入物40上的布线层54和遮光层84、半导体芯片10、把半导体芯片10电连接到布线层54的金属线90、以及保护半导体芯片10、布线层54和金属线90的树脂模64。
下面将仅仅说明第三实施例与第一实施例之间的不同之处。根据第三实施例，半导体芯片10以面向上的位置安装，并且通过金属线90连接到布线层54。
在芯片10下的遮光层84大于芯片10。
与第一实施例相比第三实施例进一步保证防止通过插入物40的光线到达芯片10。如果遮光层84小于芯片10，则通过布线层54和遮光层84之间的缝隙的光线可能直接到达芯片10。根据第三实施例，在芯片10下的遮光层84大于芯片10，因此通过布线层54和遮光层84之间的缝隙的光线不会直接到达芯片10，因为芯片10不位于该缝隙的正上方。
与第一实施例相同，第三实施例对树脂模64添加遮光成份，以阻挡通过树脂模64的光线到达芯片10。
如上文所述，根据本发明的任何一个实施例的半导体封装使在该封装的插入物上的布线层的导体之间的缝隙最小，并且把遮光层设置在没有布线层的区域中，以阻挡光线通过该插入物，从而防止封装中的半导体元件产生泄漏电流。这防止故障并且减小封装的功耗。
权利要求
1.一种半导体封装包括插入物；具有多个导体的布线层；电连接到该布线层的半导体芯片；形成在该插入物和半导体芯片之间的遮光层；以及密封布线层、遮光层和半导体芯片的树脂模。
2.根据权利要求1所述的半导体封装，其特征在于该布线层具有相邻间距不造成导体之间的短路的多个导体，该布线层覆盖插入物的给定区域，以阻挡光线通过该给定区域。
3.根据权利要求1所述的半导体封装，其特征在于该遮光层覆盖不被布线层所覆盖的插入物的无布线区域，以阻挡光线通过该无布线区域。
4.根据权利要求1所述的半导体封装，该布线层和遮光层用相同材料所制成。
5.根据权利要求1所述的半导体封装，其特征在于导体之间的间距在大约0.010毫米至0.100毫米之间的范围内。
6.根据权利要求1所述的半导体封装，其特征在于遮光层形成在半导体芯片下方以及插入物的至少一个边角处。
7.根据权利要求1所述的半导体封装，其特征在于该树脂模包含至少碳黑粉末和金属氧化物粉末中的一种。
8.根据权利要求1所述的半导体封装，其特征在于该半导体芯片以面向下的方式安装在插入物上；以及遮光层形成在与插入物相对的半导体芯片的一个面上。
9.根据权利要求1所述的半导体封装，其特征在于半导体芯片以面向上的方式安装在插入物上；以及在半导体芯片下方的遮光层大于半导体芯片。
10.根据权利要求1所述的半导体封装，其特征在于半导体芯片与布线层之间的接头由底层填料所密封。
11.根据权利要求1所述的半导体封装，其特征在于该插入物包括连接到布线层的导体的外部连接端，该外部连接端沿着插入物的边缘分布和/或分布在插入物的边缘与半导体芯片之间的中间位置处。
12.根据权利要求1所述的半导体封装，其特征在于至少一个布线层的导体在半导体芯片的附近具有至少两个接头，这些接头能够把导体连接到该半导体芯片。
13.根据权利要求1所述的半导体封装，其特征在于布线层的至少一个导体具有在半导体芯片的附近分叉为至少两个部分的一端。
全文摘要
一种导体封装包括(a)插入物;(b)布线层,其包含相邻间距不造成导体之间的短路的多个导体,该布线层覆盖插入物的给定区域,以阻挡光线通过该给定区域;(c)遮光层,其覆盖该插入物的没有被布线层所覆盖的非布线区域,以阻挡光线通过该非布线区域;(d)电连接到布线层的半导体芯片;以及(e)密封该布线层、遮光层和芯片的树脂模。
文档编号H01L23/31GK1379467SQ0210872
公开日2002年11月13日 申请日期2002年3月29日 优先权日2001年3月30日
发明者大井田充, 福田昌利, 小塩康弘, 舩仓宽 申请人:株式会社东芝