专利名称：制造半导体器件的方法
技术领域：
本发明涉及用于制造一个半导体器件的方法，这个方法包括处理很多批次的一系列步骤，每一个批次包括需要被处理的半导体衬底，对每一个批次可以使用相同的半导体制造装置来进行处理。
背景技术：
众所周知，反应离子蚀刻(RIE)装置是一个利用等离子体的半导体制造装置。在这个RIE装置中，一个负的电势被施加到一个晶片上，并且通过使用一个高频率电源来对一个反应气体(蚀刻气体)进行放电，以产生等离子体。被包括在等离子体中的离子以与晶片表面垂直的方向而碰撞到该晶片表面上，以对该晶片进行物理地和化学地蚀刻。
在一个绝缘薄膜中形成一个通孔的地方，主要包括碳氟化合物的一个气体被用作蚀刻气体。更具体地说，为了避免被暴露到通孔底部表面的一个金属走线层被进行蚀刻，一般来说，所使用的是能够确保相对金属线层具有一个选择性比例的蚀刻气体，即，包括CHF3，C4F8等等的气体。
如果通过使用上面所提到的气体来对一个绝缘薄膜进行RIE处理，在等离子体中的气体就被分解，其结果是碳氟化合物，碳等被淀积到真空腔的内壁上。在这种情况下，在绝缘薄膜的RIE处理过程中产生的反应产物也部分地淀积到真空腔的内壁上。
这些碳氟化合物，碳和反应产物被淀积到真空腔的内壁上，由此形成包括碳氟化合物的一个淀积薄膜。
随着处理的逐步进行，被淀积薄膜的厚度逐渐增加。当被淀积的薄膜进行生长达到一定厚度时，被淀积的薄膜就从真空腔的内壁上脱落下来，而产生不希望的粒子。为了避免产生这样一个问题，现在所使用的技术是在被淀积的薄膜生长达到一个特定厚度前，真空腔的内空间被允许与空气大气进行交换，由此对真空腔的内壁进行湿法清洗。
绝缘薄膜的RIE处理过程包括各种图案，并且根据图案的要求而选择不同的气体。例如，与对通孔的RIE处理中所使用的气体不同的气体被用于对一个波纹处理(damascene process)中连线凹槽的RIE处理。
这个波纹处理是在近年来被使用的一个处理技术。在波纹处理过程中，通过RIE处理过程来在一个绝缘薄膜的表面上形成一个连线凹槽，接着，淀积一个金属薄膜来在整个表面上形成一个布线层，其形成方式使其掩盖了布线凹槽，并且随后通过CMP(化学机械抛光)来去掉布线凹槽外面的不希望出现的金属薄膜。
在这个波纹处理过程中，需要一个很高的尺寸准确性，因为布线的图案是被布线凹槽的图案所决定的。所以，因为布线凹槽的RIE处理过程与通孔的处理过程不同，就选择了这样一个气体，当它被分解时具有比较少的碳氟化合物和碳。
如果选择了一个不同的气体，那么自然地形成在真空腔的内壁上的是一个具有不同组成成分的淀积薄膜。其中使用不同气体的RIE被在相同的真空腔中进行，以形成在成分上非常不同的一个被淀积薄膜层叠结构。被淀积薄膜可能在一个较短的时间就被剥离，从而在这阶段被淀积的薄膜有较小的厚度，这是因为，例如，在被淀积薄膜之间的热胀冷缩系数的差异将导致粒子产生问题。应该被注意的是，被淀积薄膜生长到一定厚度不是被淀积薄膜脱落的一个唯一原因。
为了避免出现这种类型的问题，考虑到所使用气体的组成成分和被淀积薄膜的质量来说，就所使用的每一个RIE装置而言，被执行的目标处理过程在现在是有限的。
另外，在不同处理步骤中所使用的气体在成分上非常不同的地方，就产生了一个附加的问题，即，从在前一个步骤中所形成的被淀积薄膜中释放的气体影响了下一个过程。所以，就必须准备数量很多的RIE装置，并且RIE装置的数量比实际所执行的目标处理步骤的数量多。
为了克服这些问题，在完成了被施加到一个特定衬底批次Ai(i＝1到19)的处理过程后，当使用相同的RIE装置来对随后的衬底批次Aj(j＝i+1)进行这个处理时，就必须立即使用等离子体去掉前面在真空腔的内壁上形成的被淀积薄膜(等离子体清洗)，如图3所示出的。
但是，图3中所示出的这样一个方法不是实际可行的，因为如果每一次对随后的衬底批次进行处理时就执行等离子体清洗，就需要一个非常长的时间。
如上面所描述的，为了克服与被淀积薄膜的脱落相关的这些问题，当在完成了相同的处理过程后来执行随后的处理过程时，就必须立即使用等离子体去掉前面在真空腔的内壁上形成的被淀积薄膜。但是，这样一个方法不是实际可行的，因为如果每一次对随后的衬底批次进行处理时就执行等离子体清洗，就需要一个非常长的时间。
发明内容
根据本发明的一个实施方式的半导体器件制造方法包括准备多个批次，每一个批次包括需要被进行处理的半导体衬底，多个批次包括至少第一和第二批次；使用一个半导体制造装置来处理多个批次中的每一个批次；在对第二个批次进行处理以前，判断是否需要对半导体制造装置进行清洗，这取决于需要被处理的第一批次的第一处理类型和在第一批次后需要被处理的第二批次的第二处理类型；和在第二批次不需要进行清洗的情形下不进行清洗，来对第二批次进行处理。
根据本发明的另一个实施方式的半导体器件制造方法包括准备多个批次，每一个批次包括需要被进行处理的半导体衬底；使用一个半导体制造装置来处理多个批次中的每一个批次；从多个剩余的批次中提取至少一个需要被处理的批次，而不清洗半导体制造装置，在第一批次被处理后处理多个剩余批次；和在处理第一批次后处理该至少一个批次。
图1示意图性地示出了通过使用根据本发明的一第一实施方式的一个RIE装置来处理多个批次的一个方法，多个批次中的每一个批次包括需要被处理的Si衬底；图2示意图性地示出了通过使用根据本发明的一第二实施方式的一个RIE装置来处理多个批次的一个方法，多个批次中的每一个批次包括需要被处理的Si衬底；和图3示意图性地示出了通过使用传统RIE装置来处理多个批次的一个方法，多个批次中的每一个批次包括需要被处理的Si衬底。
具体实施例方式
现在参考附图来详细描述本发明的实施方式。
图1示意图性地示出了通过使用根据本发明的一第一实施方式的一个RIE装置来处理多个批次的一个方法，多个批次中的每一个批次包括需要被处理的Si衬底。
被显示在图1中的标记A1，A3，A4，A6，A7，A10，A12，A15和A19表示包括多个Si衬底的一个Si衬底批次，多个Si衬底中的每一个被进行RIE处理以在一个氧化物薄膜中形成一个布线凹槽。这个RIE处理是在40毫乇的压强，1,400W的高频电源，蚀刻气体和流速分别为CF4/Ar/O2＝80 SCCM/160 SCCM/20 SCCM，并且衬底温度是40℃下被进行的。
另一方面，被示出在图1中的标记A2，A5，A8，A9，A11，A13，A14，A16，A17，A18和A20表示包括多个Si衬底的一个Si衬底批次，多个Si衬底中的每一个被进行RIE处理以在一个氧化物薄膜中形成一个纵横比非常高的一个连接孔。这个RIE处理是在45毫乇的压强，1,500W的高频电源，蚀刻气体和流速分别为C4F8/CO/Ar/O2＝13SCCM/46 SCCM/220 SCCM/4 SCCM，并且衬底温度是40℃下被进行的。
被施加到氧化物薄膜上的RIE处理被粗略地划分为两个类型。第一类型包括，例如，用于连接的RIE处理，用于SAC(自对准连接)的RIE处理，和用于通孔(引到金属布线层的通孔)的RIE处理。
在第一类型RIE处理的情形下，必须能够确保有一个选择性比例来足够地增加氧化物薄膜的蚀刻速率而不是抗蚀刻剂图案的蚀刻速率和被曝光的底层的蚀刻速率。所以，一种必定会产生被淀积薄膜的气体被用作蚀刻气体。结果，由这个气体的分解产品所组成的被淀积薄膜被厚厚地淀积在真空腔的内壁上。
第二类型包括用于在氧化物薄膜中形成布线凹槽的RIE处理过程和用于处理用金属薄膜掩膜来提供一个布线层的RIE处理过程。
在第二类型RIE处理过程的情形下，必须使用高保真度来将抗蚀刻剂图案的尺寸转换为抗蚀刻剂的尺寸，因为否则就会影响布线层的尺寸。所以，一种能抑制不希望产生的被淀积薄膜的气体被用作蚀刻气体。
在RIE处理过程被施加到氧化物薄膜的情形下，包括多个Si衬底的Si衬底批次被连续地传送到RIE处理过程中，其中多个Si衬底中的每一个具有被形成在氧化物薄膜上的一个光刻抗蚀刻剂图案。一般来说，以RIE步骤中进行的顺序来连续地进行RIE处理，以避免停止Si衬底批次。不考虑哪个类型的RIE处理过程被施加到RIE装置中的每一个Si衬底批次上。
现在，如果对已经完成了第一类型RIE处理过程的Si衬底来执行第二类型的RIE处理，从由于第一类型的RIE处理过程，而形成在真空腔内壁上的被淀积薄膜中会产生气体，其结果是，在第二RIE处理过程期间，蚀刻速率，选择性比例，被处理的形状，等受到从被淀积薄膜中产生的气体的影响。
通过在Si衬底批次已经被进行了处理后每一次使用等离子体清洗，例如干法清洗，风干清洗(Seasoning cleaning)或者干法清洗和风干清洗的一个混合清洗来清洗RIE装置的真空腔，由此去掉被形成在内壁上的被淀积薄膜，如图3所示出的，就有可能来克服上面提到的这样一个不方便问题。
但是，经常会出现这样一个情形，一个特定Si衬底批次和下一个Si衬底批次是相同类型的RIE处理过程。在这个情形下，本质上来说，不需要执行等离子体清洗，并且有规则地执行的等离子体清洗被变得没有用处了。另外，这个类型的清洗需要比较长的时间，使得半导体器件的生产率降低了。
在这个情形下，在本发明的这个实施方式中，需要被进行处理的下一个Si衬底批次Aj(j＝i+1)的一个被处理记录被进行检查，直到完成了对一个特定Si衬底批次Ai(i＝1到19)的RIE处理，由此判断需要执行哪一个类型的RIE处理。例如，Si衬底批次Aj的最新处理记录是用于连接或者通孔的RIE处理(第一RIE处理)，并且下一个处理是用于形成布线凹槽的处理过程(第二RIE处理)。根据在Si衬底批次Aj的RIE处理过程和根据这个判断结果的Si衬底批次Ai的RIE处理过程之间的比较来判断是否需要使用等离子体进行清洗。在执行相同类型的RIE处理过程的情形下，在对Si衬底批次Aj进行RIE处理以前就不需要执行清洗过程，而在执行不同类型的RIE处理的情形下，就需要在对Si衬底批次Aj进行RIE处理以前执行清洗过程。
参考图1，因为Si衬底批次A1首先被进行RIE处理，所以在对Si衬底批次A1进行RIE处理以前就执行清洗过程，而与其处理记录无关。
就Si衬底批次A2来说，从处理记录中可以判断出来，需要执行第二类型的RIE处理过程。因为现在对Si衬底批次A1执行第一类型RIE处理，所以在对Si衬底批次A2进行RIE处理以前，就进行清洗过程。
然后，就Si衬底批次A3来说，从处理记录中可以判断出来，需要执行第一类型的RIE处理过程。因为现在对Si衬底批次A2执行第二类型RIE处理，所以在对Si衬底批次A3进行RIE处理以前，就进行清洗过程。
然后，就Si衬底批次A4来说，从处理记录中可以判断出来，需要执行第一类型的RIE处理过程。因为现在对Si衬底批次A2执行第一类型RIE处理，所以在对Si衬底批次A4进行RIE处理以前，就不进行清洗过程。
使用这个方式，在对Si衬底批次A5到A20进行RIE处理以前，根据他们的处理记录，来判断RIE处理的类型。根据对RIE处理类型的判断结果，在对下一个Si衬底批次进行RIE处理以前，判断是否需要执行清洗过程。如果不是必要的话，就不执行清洗过程，并且连续地对下一个Si衬底批次执行RIE处理。
即，当需要执行清洗过程时，原则上在进行清洗以后，才对下一个Si衬底批次进行处理。但是，应注意，在特殊的情形下，对下一个Si衬底批次进行处理而不需要执行清洗过程。然后，在下一个Si衬底批次被进行处理的情形下，判断是否需要对半导体制造装置执行清洗过程。当不需要进行清洗时，就对下一个Si衬底批次进行处理而不进行清洗，由此降低清洗处理过程的次数。可以得出结论，有可能一个接一个地、非常有效率地执行处理多个Si衬底批次的一系列步骤。
结果，在这个实施方式的情形下，执行14次清洗过程就足够了，如图1中所示出的。另一方面，在如图3所示出的现有技术的情形下，需要执行20次清洗过程，因为每一次均例行地执行清洗过程，而不进行任何判断。换句话说，在现有技术中执行了6次无用的清洗过程。
根据这个实施方式，在包括一系列用于使用RIE装置来一个接一个地将RIE处理施加到多个Si衬底批次的步骤的、半导体器件制造方法中，有可能能够有效地使用等离子体清洗从RIE装置的内壁上去除包括被前一个对Si衬底进行的RIE处理所形成的反应产品的被淀积薄膜，或者包括被在RIE处理过程中所使用的反应气体的分解物所形成的物质的备淀积薄膜，由此改进半导体器件的制造效率。
图2示意图性地示出了使用根据本发明第二实施方式的RIE装置来对多个Si衬底批次进行处理的方法。附带地说，图2中与图1中部分相应的这些部分被使用图1中的标号来进行表示，以避免进行重复的描述。
第二实施方式的特征在于对在现在被处理的Si衬底批次后面需要被处理的多个Si衬底批次进行处理的顺序被改变，以降低清洗处理的执行次数。更具体地说，根据随后Si衬底批次的处理记录来改变处理顺序，以使尽可能多地使相同类型的RIE处理被连续执行。
参考图2，因为Si衬底批次A1首先被进行RIE处理，所以在对批次A1进行RIE处理以前均执行清洗过程，而与其处理记录无关。
其后，从处理记录中判断出来，第二类型的RIE处理被施加到Si衬底批次A2。因为第一类型的RIE处理被施加到现在正在被处理的Si衬底批次A1上，所以不同类型的RIE处理被施加到Si衬底批次A1和Si衬底批次A2。
然后，从处理记录中判断出来，第一类型的RIE处理被施加到Si衬底批次A3上。因为第一类型的RIE处理被施加到现在正在被处理的Si衬底批次A1上，所以相同类型的RIE处理被施加到Si衬底批次A1和Si衬底批次A3。
所以，在第二实施方式中，在对Si衬底批次A1进行RIE处理期间，Si衬底批次A1和Si衬底批次A2的顺序被改变以使第一类型的RIE处理被连续执行两次。
在下一个步骤中，在对Si衬底批次A3进行RIE处理期间，从处理记录中判断下一个Si衬底批次的RIE处理的类型。就Si衬底批次A2来说，上面所提到的判断可以被省略，因为在前一个步骤中已经判断出第二类型的RIE处理将被施加到Si衬底批次A2上。因为第一类型的RIE处理正在被施加到现在正在被处理的Si衬底批次A3上，所以不同类型的RIE处理被施加到Si衬底批次A3和Si衬底批次A2。
从处理记录中判断出，Si衬底批次A4被进行第一类型的RIE处理。因为第一类型的RIE被施加到现在正在被处理的Si衬底批次A3上，所以相同类型的RIE处理被施加到Si衬底批次A3和Si衬底批次A4。
在第二实施方式中，在对Si衬底批次A3进行RIE处理期间，Si衬底批次A2和Si衬底批次A4的处理顺序被改变由此允许第一类型的RIE处理被连续执行3次。
使用这个方式，根据在等待的Si衬底批次的处理记录来判断每一个Si衬底批次的RIE处理类型，并且这样来改变随后Si衬底批次的处理顺序，以使相同类型的RIE处理被连续地执行。结果，在第二实施方式的情形下，清洗的次数可以被降低到7次，但是在现有技术中，就必须执行多达20次的清洗处理。
所以，根据第二实施方式，为了处理剩余的Si衬底批次，因为处理剩余Si衬底批次中的某一个并且在处理该Si衬底批次后不需要对半导体制造装置进行清洗，所以可以减少清洗的次数。可以得出结论，有可能一个接一个地、非常有效率地执行处理Si衬底批次的一系列步骤，由此可以使用与第一实施方式相同的方式来改进半导体设备的生产效率。
本发明不局限于上面所描述的实施方式。例如，在上面所描述的每一个实施方式中，Si衬底批次被采用来作为Si衬底批次。但是，也可以采用半导体衬底批次，例如SiGe衬底批次和绝缘衬底批次，例如玻璃衬底批次。
另外，上面所描述的每一个实施方式均覆盖了使用RIE装置的情形。但是，使用其他的等离子体处理装置，例如一个等离子体CVD装置，也是可能的。另外，即使没有使用等离子体，本发明也可以被有效地应用到其他半导体制造装置，其中在进行被施加到多个衬底批次的一系列步骤期间，需要使用一个预定的处理步骤，例如清洗。
该领域内的技术人员将很容易知道其他的优点和修改。所以，从更广的角度来说，本发明不局限于在这里所描述的和所示出的具体细节和表示实施方式。所以，可以进行各种修改，而不会偏离如后面权利要求书所定义的一般发明思想的和其等价的精神或者范围。
权利要求
1.用于制造半导体器件的方法，包括准备多个批次，每一个批次包括需要被进行处理的半导体衬底，所述多个批次包括至少第一和第二批次；使用一个半导体制造装置来处理所述多个批次中的每一个批次；在对所述第二个批次进行处理以前，判断是否需要对所述半导体制造装置进行清洗，这取决于需要被处理的所述第一批次的第一处理类型和在所述第一批次后需要被处理的所述第二批次的第二处理类型；和在所述第二批次不需要进行所述清洗的情形下不进行所述清洗，来对所述第二批次进行处理。
2.如权利要求1所述的方法，其中所述第一和第二批次被进行不同类型的处理。
3.如权利要求1所述的方法，其中对所述半导体制造装置的所述清洗是干法清洗，风干清洗或者所述干法清洗和所述风干清洗的一个混合清洗中的一个清洗方法。
4.如权利要求1所述的方法，其中所述半导体制造装置是一个等离子体处理装置。
5.如权利要求1所述的方法，其中所述半导体制造装置是一个等离子体蚀刻装置。
6.如权利要求1所述的方法，其中在所述多个批次被处理以前，预先清洗所述半导体制造装置。
7.用于制造一个半导体器件的一个方法，包括准备多个批次，每一个批次包括需要被进行处理的半导体衬底；使用一个半导体制造装置来处理所述多个批次中的每一个批次；从多个剩余的批次中提取至少一个需要被处理的批次，而不清洗所述半导体制造装置，在所述第一批次被处理后处理所述多个剩余批次；和在处理所述第一批次后处理所述至少一个批次。
8.如权利要求7所述的方法，其中所述第一批次和从所述多个剩余批次中提取出来的所述至少一个批次被进行不同类型的处理。
9.如权利要求7所述的方法，其中对所述半导体制造装置的所述清洗是干法清洗，风干清洗或者所述干法清洗和所述风干清洗的一个混合清洗中的一个清洗方法。
10.如权利要求7所述的方法，其中所述半导体制造装置是一个等离子体处理装置。
11.如权利要求7所述的方法，其中所述半导体制造装置是一个等离子体蚀刻装置。
12.如权利要求7所述的方法，其中在所述多个批次被处理以前，预先清洗所述半导体制造装置。
全文摘要
用于制造一个半导体器件的一个方法,包括准备多个批次,每一个批次包括需要被进行处理的半导体衬底,多个批次包括至少第一和第二批次,使用一个半导体制造装置来处理多个批次中的每一个批次,在对第二个批次进行处理以前,判断是否需要对半导体制造装置进行清洗,这取决于需要被处理的第一批次的第一处理类型和在第一批次后需要被处理的第二批次的第二处理类型,和在第二批次不需要进行清洗的情形下不进行清洗来对第二批次进行处理。
文档编号H01L21/66GK1379438SQ0210871
公开日2002年11月13日 申请日期2002年3月29日 优先权日2001年3月29日
发明者成田雅贵, 奥村胜弥, 大岩德久 申请人:株式会社东芝