半导体结构及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

目前，快闪存储器(flash)，又称为闪存，已经成为非挥发性存储器的主流。根据结构不同，闪存可分为或非闪存(norflash)和与非闪存(nandflash)两种。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

其中，nandflash不仅包括单元(cell)存储器，还包括内容可寻址存储器(contentaddressablememory，cam)。内容可寻址存储器是一种特殊存储器，可在单次运算中搜索整个存储器，所以在搜索应用中，内容可寻址存储器比普通存储器的速度更快。内容可寻址存储器的快速搜索特性使得内容可寻址存储器特别适用于如网络设备、cpu(centerprocessingunit，中央处理器)、dsp(digitalsignalprocessor，数字信号处理器)和视频硬编解码等应用。

但是，现有技术内容可寻址存储器的性能有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，提高内容可寻址存储器的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括单元存储器区和内容可寻址存储器区；在所述基底上形成栅极结构，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区；在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。

可选的，采用第一源漏注入工艺形成所述第一源漏掺杂区，采用第二源漏注入工艺形成所述第二源漏掺杂区，所述第二源漏注入工艺的注入剂量小于所述第一源漏注入工艺的注入剂量。

可选的，形成所述第一源漏掺杂区的步骤包括：在所述内容可寻址存储器区的基底上形成第一图形层，所述第一图形层还覆盖所述内容可寻址存储器区的栅极结构；以所述第一图形层为掩膜，对所述单元存储器区栅极结构两侧的基底进行第一源漏注入工艺；在所述第一源漏注入工艺后，去除所述第一图形层。

可选的，所述第一源漏注入工艺的参数包括：注入离子包括为p离子、as离子和sb离子中的一种或多种，注入能量为10kev至20kev，注入剂量为7e12原子每平方厘米至1.2e13原子每平方厘米。

可选的，形成所述第二源漏掺杂区的步骤包括：在所述单元存储器区的基底上形成第二图形层，所述第二图形层还覆盖所述单元存储器区的栅极结构；以所述第二图形层为掩膜，对所述内容可寻址存储器区栅极结构两侧的基底进行第二源漏注入工艺；在所述第二源漏注入工艺后，去除所述第二图形层。

可选的，所述第二源漏注入工艺的参数包括：掺杂离子包括为p离子、as离子和sb离子中的一种或多种，注入能量为10kev至20kev，注入剂量为5e12原子每平方厘米至1e13原子每平方厘米。

可选的，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层，且在形成所述第一半导体层的过程中原位自掺杂离子；或者，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层；对所述第一半导体层掺杂离子。

可选的，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二凹槽；在所述第二凹槽中形成第二半导体层，且在形成所述第二半导体层的过程中原位自掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度；或者，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二凹槽；在所述第二凹槽中形成第二半导体层；对所述第二半导体层掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度。

可选的，所述第一半导体层的材料为si或sic，所述第一半导体层中的掺杂离子为n型离子，所述n型离子包括为p离子、as离子和sb离子中的一种或多种；所述第一半导体层的材料为si或sic，所述第一半导体层中的掺杂离子为n型离子，所述n型离子包括为p离子、as离子和sb离子中的一种或多种。

可选的，在形成所述第一源漏掺杂区之后，形成所述第二源漏掺杂区；或者，在形成所述第二源漏掺杂区之后，形成所述第一源漏掺杂区。

可选的，在所述基底上形成栅极结构的步骤中，所述栅极结构还包括：位于所述浮置栅层上的栅介质层，以及位于所述栅介质层上的控制栅层。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括单元存储器区和内容可寻址存储器区；栅极结构，位于所述基底上，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；第一源漏掺杂区，位于所述单元存储器区栅极结构两侧的基底内；第二源漏掺杂区，位于所述内容可寻址存储器区栅极结构两侧的基底内，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。

可选的，所述第一源漏掺杂区的掺杂离子包括为p离子、as离子和sb离子中的一种或多种。

可选的，所述第二源漏掺杂区的掺杂离子包括为p离子、as离子和sb离子中的一种或多种。

可选的，所述栅极结构还包括：位于所述浮置栅层上的栅介质层，以及位于所述栅介质层上的控制栅层。

可选的，所述第一源漏掺杂区的材料为具有掺杂离子的第一半导体材料，所述第二源漏掺杂区为具有掺杂离子的第二半导体材料。

可选的，所述第一半导体材料为si或sic，所述第一半导体材料中的掺杂离子包括为p离子、as离子和sb离子中的一种或多种；所述第二半导体材料为si或sic，所述第二半导体材料中的掺杂离子包括为p离子、as离子和sb离子中的一种或多种。

与现有技术相比，本发明的技术方案具有以下优点：

分别在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区、在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，且所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度；与第一源漏掺杂区和第二源漏掺杂区的掺杂浓度相同的方案相比，通过降低第二源漏掺杂区的掺杂浓度，以提高内容可寻址存储器的初始阈值电压(initialvt)，相应使得浮置栅层(floatinggate，fg)在本征态时所具有的电子增多；因此在编程(program)时，对于相同的编程电压，所述浮置栅层所需捕获的电子减少，相应可以减少编程造成的隧穿氧化层(tunneloxide)中的陷阱电荷，即可以改善陷阱辅助隧穿(trap-assistedtunneling，tat)效应，从而改善器件漏电流问题，改善所述内容可寻址存储器的阈值电压特性，进而提高所述内容可寻址存储器的数据保存(dataretention)能力，使得所述内容可寻址存储器的性能得到提升；而且，在编程后，所述浮置栅层中存储的电子数减少，相应还能够改善由其他效应所引起的所述浮置栅层电子流失问题，有利于进一步提高所述内容可寻址存储器的数据保存能力；此外，通过分别形成第一源漏掺杂区和第二源漏掺杂区，能够使第一源漏掺杂区的掺杂浓度不受影响，从而使单元存储器区的性能不受影响。

附图说明

图1是一种内容可寻址存储器所对应内容可寻址存储单元的阈值电压与所述内容可寻址存储单元的样品数量的关系曲线图；

图2是图1所示内容可寻址存储器经过烘焙处理后，所述内容可寻址存储单元的阈值电压与所述内容可寻址存储单元的样品数量的关系曲线图；

图3是一种半导体结构的结构示意图；

图4至图7是本发明半导体结构的形成方法一实施例中各步骤对应的示意图；

图8是图4至图7所示实施例采用不同源漏注入剂量条件下，所形成内容可寻址存储器经过烘焙处理后，内容可寻址存储单元的阈值电压与内容可寻址存储单元的样品数量的关系曲线图。

具体实施方式

由背景技术可知，内容可寻址存储器(contentaddressablememory，cam)的性能有待提高。

具体地，内容可寻址存储器经过可靠性测试的烘焙(bake)处理后或长期闲置(idle)后，所述内容可寻址存储器容易出现数据保存失败(dataretentionfail)和阈值电压偏移(vtshift)的问题。

结合参考图1和图2，图1是一种内容可寻址存储器所对应内容可寻址存储单元的阈值电压与所述内容可寻址存储单元的样品数量的关系曲线图；图2是图1所示内容可寻址存储器经过烘焙处理后，所述内容可寻址存储单元的阈值电压与内容可寻址存储单元的样品数量的关系曲线图。其中，图1和图2的横坐标表示阈值电压，纵坐标表示样品数量。

具体地，图2是是图1所述内容可寻址存储器经过250摄氏度、2小时的烘焙处理后的关系曲线图，图1和图2中的虚线a为所述内容可寻址存储单元的阈值电压标准值，即当所述内容可寻址存储器所对应内容可寻址存储单元的阈值电压均大于所述阈值电压标准值时，判定所述内容可寻址存储器编程成功。

由图可知，经所述烘焙处理后，所述内容可寻址存储器的阈值电压减小，且所述关系曲线图的左半部分(即left-tail)(如图2中虚线圈所示)的阈值电压偏移尤为严重。

现结合一种半导体结构的结构示意图分析内容可寻址存储器性能下降的原因。参考图3，示出了一种半导体结构的结构示意图。

所述半导体结构包括：基底10，所述基底10包括单元存储器区i和内容可寻址存储器区ii；位于所述基底10上的栅极结构(未标示)，所述栅极结构包括隧穿氧化层21、位于所述隧穿氧化层21上的浮置栅层22、位于所述浮置栅层22上的栅介质层23，以及位于所述栅介质层23上的控制栅层(controlgate，cg)24；源漏掺杂区30，位于所述单元存储器区i栅极结构两侧的基底10内、以及所述内容可寻址存储器区ii栅极结构两侧的基底10内。

通常情况下，内容可寻址存储器的编程电压(programvt)和读取电压(readvt)均比单元存储器大；较高的编程电压表示所述内容可寻址存储器在编程后，所述浮置栅层22中所存储的电子数较多，相应的，所述隧穿氧化层21中的陷阱电荷也较多，因此容易发生陷阱辅助隧穿(trap-assistedtunneling，tat)效应，所述浮置栅层22中的电子容易通过发生所述tat效应的所述隧穿氧化层21而发生泄露，从而容易导致所述内容可寻址存储器的阈值电压发生偏移，进而导致所述内容可寻址存储器的数据保存能力下降。

为了解决所述技术问题，本发明通过降低第二源漏掺杂区的掺杂浓度，以提高内容可寻址存储器的初始阈值电压，相应使得浮置栅层在本征态时所具有的电子增多；因此在编程时，对于相同的编程电压，所述浮置栅层所需捕获的电子减少，相应可以减少编程造成的隧穿氧化层中的陷阱电荷，即可以改善陷阱辅助隧穿效应，从而改善器件漏电流问题，改善内容可寻址存储器的阈值电压特性，进而提高内容可寻址存储器的数据保存能力，使得内容可寻址存储器的性能得到提升；而且，在编程后，所述浮置栅层中存储的电子数减少，相应还能够改善由其他效应所引起的所述浮置栅层电子流失问题，有利于进一步提高内容可寻址存储器的数据保存能力；此外，通过分别形成第一源漏掺杂区和第二源漏掺杂区，能够使第一源漏掺杂区的掺杂浓度不受影响，从而使单元存储器区的性能不受影响。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图8是本发明半导体结构的形成方法一实施例中各步骤对应的示意图。

参考图4，提供基底100，所述基底100包括单元存储器区i和内容可寻址存储器区ii。

所述基底100为后续工艺提供工艺操作基础。

具体地，所述基底100用于形成与非闪存(nandflash)器件。

本实施例中，所形成半导体结构为平面结构，相应的，所述基底100为平面衬底。在其他实施例中，所形成半导体结构还可以具有鳍式结构，即所形成的器件为鳍式场效应晶体管，所述基底相应包括衬底、以及位于所述衬底上分立的鳍部。

本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述基底的材料可以是适宜于工艺需要或易于集成的材料。

本实施例中，所述基底100包括单元存储器区i和内容可寻址存储器区ii，所述单元存储器区i的基底100用于形成单元存储器，所述内容可寻址存储器区ii的基底100用于形成内容可寻址存储器。

本实施例中，所述单元存储器区i和内容可寻址存储器区ii设置为不相邻。在其他实施例中，所述单元存储器区和内容可寻址存储器区还可以相邻设置。

参考图5，在所述基底100上形成栅极结构(未标示)，所述栅极结构包括隧穿氧化层(tunneloxide)210以及位于所述隧穿氧化层210上的浮置栅层(floatinggate，fg)220。

需要说明的是，在所述基底100上形成栅极结构的步骤中，所述栅极结构还包括：位于所述浮置栅层220上的栅介质层230，以及位于所述栅介质层230上的控制栅层(controlgate，cg)240。

具体地，形成所述栅极结构的步骤包括：在所述基底100上形成隧穿氧化材料层；在所述隧穿氧化材料层上形成浮置栅材料层；在所述浮置栅材料层上形成栅介质材料层；在所述栅介质材料层形成控制栅材料层；依次图形化所述控制栅材料层、栅介质材料层、浮置栅材料层和隧穿氧化材料层，剩余隧穿氧化材料层作为隧穿氧化层210、剩余浮置栅材料层作为浮置栅层220、剩余栅介质材料层作为栅介质层230、剩余控制栅材料层作为控制栅层240，且所述隧穿氧化层210、浮置栅层220、栅介质层230和控制栅层240用于构成所述栅极结构。

本实施例中，所述浮置栅层220和所述控制栅层240的材料为多晶硅；所述隧穿氧化层210的材料为氧化硅；所述栅介质层230包括第一氧化硅层、位于所述第一氧化硅层上的氮化硅层、以及位于所述氮化硅层上的第二氧化硅层，即所述栅介质层230为ono(oxide-nitride-oxide)结构。

形成所述栅极结构的技术方案与现有技术相同，本实施例在此不再赘述。

参考图6，在所述单元存储器区i栅极结构(未标示)两侧的基底100内形成第一源漏掺杂区315。

所述第一源漏掺杂区315用于作为所形成单元存储器的源区或漏区。

本实施例中，采用第一源漏注入(csdimplant)工艺310形成所述第一源漏掺杂区315。

具体地，形成所述第一源漏掺杂区315的步骤包括：在所述内容可寻址存储器区ii的基底100上形成第一图形层300，所述第一图形层300还覆盖所述内容可寻址存储器区ii的栅极结构；以所述第一图形层300为掩膜，对所述单元存储器区i栅极结构两侧的基底100进行第一源漏注入工艺310；在所述第一源漏注入工艺310后，去除所述第一图形层300。

本实施例中，所形成单元存储器的器件类型为n型器件，因此所述第一源漏注入工艺310的注入离子为n型离子，且所述第一源漏注入工艺310的参数根据实际工艺需求和器件性能需求而定。

在一些具体实施例中，所述第一源漏注入工艺310的参数包括：注入离子包括为p离子、as离子和sb离子中的一种或多种，注入能量为10kev至20kev，注入剂量为7e12原子每平方厘米至1.2e13原子每平方厘米。

需要说明的是，本实施例中，由于相邻所述栅极结构的间距较小，因此相邻所述栅极结构之间的第一源漏掺杂区315被两个栅极结构所属的单元存储器共享。

本实施例中，所述第一图形层300的材料为光刻胶，在所述第一源漏注入工艺310后，采用灰化或湿法工艺去除所述第一图形层300。

在其他实施例中，为了进一步提高所形成单元存储器的性能，在形成所述第一源漏掺杂区的工艺过程中引入外延(epi)技术，从而提高所述单元存储器的载流子迁移率。

具体地，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层，且在形成所述第一半导体层的过程中原位自掺杂离子；或者，在所述第一凹槽中形成第一半导体层后，对所述第一半导体层掺杂离子。

相应的，所述第一半导体层的材料为si或sic，所述第一半导体层中的掺杂离子为n型离子，所述n型离子包括为p离子、as离子和sb离子中的一种或多种。

参考图7，在所述内容可寻址存储器区ii栅极结构(未标示)两侧的基底100内形成第二源漏掺杂区415，所述第二源漏掺杂区415的掺杂浓度小于所述第一源漏掺杂区315的掺杂浓度。

所述第二源漏掺杂区415用于作为所形成内容可寻址存储器的源区或漏区。

本实施例中，所述第二源漏掺杂区415的掺杂浓度小于所述第一源漏掺杂区315的掺杂浓度。

与第一源漏掺杂区和第二源漏掺杂区的掺杂浓度相同的方案相比，通过降低所述第二源漏掺杂区415的掺杂浓度，以提高所述内容可寻址存储器的初始阈值电压，相应使得所述内容可寻址存储器的浮置栅层220在本征态时所具有的电子增多，因此在编程时，对于相同的编程电压，所述浮置栅层220所需捕获的电子减少。

而由于所述浮置栅层220从所述基底100中捕获电子，且所述隧穿氧化层210位于所述浮置栅层220和所述基底100之间，因此通过使所述浮置栅层220所需捕获的电子减少，相应可以减少编程造成的隧穿氧化层210中的陷阱电荷，即可以改善陷阱辅助隧穿(trap-assistedtunneling，tat)效应，从而改善器件漏电流问题，改善所述内容可寻址存储器的阈值电压特性，避免发生阈值电压偏移的问题，进而提高内容可寻址存储器的数据保存能力，使得内容可寻址存储器的性能得到提升；而且，在编程后，所述浮置栅层220中存储的电荷数减少，相应还能够改善由其他效应所引起的所述浮置栅层220电子流失问题，有利于进一步提高内容可寻址存储器的数据保存能力。

此外，如果单元存储器的初始阈值电压增大，虽然可以提高单元存储器的数据保存能力，但是相应会导致单元存储器的重复读写(即cycling)能力变差；因此所述第一源漏掺杂区315和第二源漏掺杂区415在不同工艺中形成，即在降低所述第二源漏掺杂区415的掺杂浓度的情况下，能够使所述第一源漏掺杂区315的掺杂浓度不受影响，从而使所形成单元存储器区的性能不受影响。

本实施例中，采用第二源漏注入工艺410形成所述第二源漏掺杂区415，且所述第二源漏注入工艺410的注入剂量小于所述第一源漏注入工艺310(如图6所示)的注入剂量。

具体地，形成所述第二源漏掺杂区415的步骤包括：在所述单元存储器区i的基底100上形成第二图形层400，所述第二图形层400还覆盖所述单元存储器区i的栅极结构；以所述第二图形层400为掩膜，对所述内容可寻址存储器区ii栅极结构两侧的基底100进行第二源漏注入工艺410；在所述第二源漏注入工艺410后，去除所述第二图形层400。

本实施例中，所形成内容可寻址存储器的器件类型为n型器件，因此所述第二源漏注入工艺410的注入离子为n型离子。

在一些具体实施例中，所述第二源漏注入工艺410的参数包括：注入离子包括为p离子、as离子和sb离子中的一种或多种，注入能量为10kev至20kev。

需要说明的是，所述第二源漏注入工艺410的注入剂量不宜过小，也不宜过大。如果所述第二源漏注入工艺410的注入剂量过小，则容易导致所形成内容可寻址存储器的饱和电流过小，从而导致读电流过小；如果所述第二源漏注入工艺410的注入剂量过大，则提高所形成内容可寻址存储器的初始阈值电压的效果不明显，相应导致改善内容可寻址存储器性能的效果不明显。为此，本实施例中，所述第二源漏注入工艺410的注入剂量为5e12原子每平方厘米至1e13原子每平方厘米。

还需要说明的是，所述第二源漏注入工艺410的注入剂量不仅限于为5e12原子每平方厘米至1e13原子每平方厘米，在实际工艺中，可根据实际工艺情况和器件性能需求进行调整。

此外，本实施例中，由于相邻所述栅极结构的间距较小，因此相邻所述栅极结构之间的第二源漏掺杂区415被两个栅极结构所属的内容可寻址存储器共享。

本实施例中，所述第二图形层400的材料为光刻胶，在所述第二源漏注入工艺410后，采用灰化或湿法工艺去除所述第二图形层400。

在其他实施例中，为了进一步提高所形成内容可寻址存储器的性能，在形成所述第二源漏掺杂区的工艺过程中引入外延技术，从而提高所述内容可寻址存储器的载流子迁移率。

具体地，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二凹槽；在所述第二凹槽中形成第二半导体层，且在形成所述第二半导体层的过程中原位自掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度；或者，在所述第二凹槽中形成第二半导体层后，对所述第二半导体层掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度。

相应的，所述第二半导体层的材料为si或sic，所述第二半导体层中的掺杂离子为n型离子，所述n型离子包括为p离子、as离子和sb离子中的一种或多种。

需要说明的是，本实施例中，以先形成所述第一源漏掺杂区315，后形成所述第二源漏掺杂区415为例进行说明。在其他实施例中，还可以在形成第二源漏掺杂区之后，形成所述第一源漏掺杂区。

结合参考图8，示出了在前述实施例中，采用不同源漏注入剂量条件下，所形成的内容可寻址存储器经过烘焙处理后，所述内容可寻址存储器所对应内容可寻址存储单元的阈值电压与所述内容可寻址存储单元的样品数量的关系曲线图。

其中，横坐标表示阈值电压，纵坐标表示样品数量，曲线h所示内容可寻址存储器所采用的源漏注入剂量为第一剂量，曲线g所示内容可寻址存储器所采用的源漏注入剂量为第二剂量，曲线f所示内容可寻址存储器所采用的源漏注入剂量为第三剂量，所述第二剂量小于所述第一剂量且所述第二剂量大于所述第三剂量，例如所述第一剂量、第二剂量和第三剂量分别为8e12原子每平方厘米、6e12原子每平方厘米和4e12原子每平方厘米。

由图可知，在经历相同的编程过程后，经过两小时的烘焙处理，曲线g所示内容可寻址存储器的阈值电压大于曲线h所示内容可寻址存储器的阈值电压，曲线f所示内容可寻址存储器的阈值电压大于曲线g所示内容可寻址存储器的阈值电压。

因此，通过降低所述第二源漏掺杂区415(如图7所示)的掺杂浓度，有利于增加内容可寻址存储器在烘焙处理后的阈值电压，改善关系曲线图左半部分(即left-tail)(如图8中虚线圈所示)的阈值电压偏移问题，有利于改善内容可寻址存储器的漏电流问题，从而提高内容可寻址存储器的数据保存能力，进而提高内容可寻址存储器的性能。

相应的，本发明还提供一种采用前述形成方法所形成的半导体结构。

继续参考图7，示出了本发明半导体结构一实施例的结构示意图。所述半导体结构包括：

基底100，所述基底100包括单元存储器区i和内容可寻址存储器区ii；栅极结构(未标示)，位于所述基底100上，所述栅极结构包括隧穿氧化层210以及位于所述隧穿氧化层210上的浮置栅层220；第一源漏掺杂区315，位于所述单元存储器区i栅极结构两侧的基底100内；第二源漏掺杂区415，位于所述内容可寻址存储器区ii栅极结构两侧的基底100内，所述第二源漏掺杂区415的掺杂浓度小于所述第一源漏掺杂区315的掺杂浓度。

本实施例中，所述半导体结构为平面结构，相应的，所述基底100为平面衬底。在其他实施例中，所述半导体结构还可以具有鳍式结构，即器件为鳍式场效应晶体管，所述基底相应包括衬底、以及位于所述衬底上分立的鳍部。

具体地，所述基底100上的器件为与非闪存(nandflash)器件。

本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述基底的材料可以是适宜于工艺需要或易于集成的材料。

本实施例中，所述单元存储器区i的器件为单元存储器，所述内容可寻址存储器区ii的器件为内容可寻址存储器。

本实施例中，所述单元存储器区i和内容可寻址存储器区ii设置为不相邻。在其他实施例中，所述单元存储器区和内容可寻址存储器区还可以相邻设置。

本实施例中，所述栅极结构还包括：位于所述浮置栅层220上的栅介质层230，以及位于所述栅介质层230上的控制栅层240。

具体地，所述浮置栅层220和所述控制栅层240的材料为多晶硅；所述隧穿氧化层210的材料为氧化硅；所述栅介质层230包括第一氧化硅层、位于所述第一氧化硅层上的氮化硅层、以及位于所述氮化硅层上的第二氧化硅层，即所述栅介质层230为ono结构。

所述栅极结构与现有技术相同，本实施例在此不再赘述。

所述第一源漏掺杂区315用于作为所述单元存储器的源区或漏区。

需要说明的是，本实施例中，由于相邻所述栅极结构的间距较小，因此相邻所述栅极结构之间的第一源漏掺杂区315被两个栅极结构所属的单元存储器共享。

本实施例中，所述单元存储器的器件类型为n型器件，因此所述第一源漏掺杂区315的掺杂离子为n型离子，所述n型离子包括p离子、as离子和sb离子中的一种或多种。其中，所述第一源漏掺杂区315的掺杂浓度根据实际工艺需求和器件性能需求而定。

在其他实施例中，为了进一步提高所形成单元存储器的性能，在形成所述第一源漏掺杂区的工艺过程中引入外延(epi)技术，从而提高所述单元存储器的载流子迁移率。

相应的，所述第一源漏掺杂区的材料为具有掺杂离子的第一半导体材料。具体地，所述第一半导体材料为si或sic，所述第一半导体材料中的掺杂离子包括为p离子、as离子和sb离子中的一种或多种。

所述第二源漏掺杂区415用于作为所述内容可寻址存储器的源区或漏区。

需要说明的是，本实施例中，由于相邻所述栅极结构的间距较小，因此相邻所述栅极结构之间的第二源漏掺杂区415被两个栅极结构所属的内容可寻址存储器共享。

本实施例中，所述第二源漏掺杂区415的掺杂浓度小于所述第一源漏掺杂区315的掺杂浓度。

与第一源漏掺杂区和第二源漏掺杂区的掺杂浓度相同的方案相比，通过降低所述第二源漏掺杂区415的掺杂浓度，以提高内容可寻址存储器的初始阈值电压，相应使得所述内容可寻址存储器的浮置栅层220在本征态时所具有的电子增多，因此在编程时，所述浮置栅层220所需捕获的电子减少。

而由于所述浮置栅层220从所述基底100中捕获电子，且所述隧穿氧化层210位于所述浮置栅层220和所述基底100之间，因此通过使所述浮置栅层220所需捕获的电子减少，相应可以减少编程造成的隧穿氧化层210中的陷阱电荷，即可以改善陷阱辅助隧穿(trap-assistedtunneling，tat)效应，从而改善器件漏电流问题，改善所述内容可寻址存储器的阈值电压特性，避免发生阈值电压偏移的问题，进而提高内容可寻址存储器的数据保存能力，使得内容可寻址存储器的性能得到提升；而且，在编程后，所述浮置栅层220中存储的电子数减少，相应还能够改善由其他效应所引起的所述浮置栅层220电子流失问题，有利于进一步提高内容可寻址存储器的数据保存能力。

此外，如果单元存储器的初始阈值电压增大，虽然可以提高单元存储器的数据保存能力，但是相应会导致单元存储器的重复读写(即cycling)能力变差；因此在降低所述第二源漏掺杂区415的掺杂浓度的情况下，使所述第一源漏掺杂区315的掺杂浓度不受影响，从而使所述单元存储器区的性能不受影响。

本实施例中，所述内容可寻址存储器的器件类型为n型器件，因此所述第二源漏掺杂区415的掺杂离子为n型离子，所述n型离子包括为p离子、as离子和sb离子中的一种或多种。其中，所述第二源漏掺杂区415的掺杂浓度根据实际工艺需求和器件性能需求而定。

在其他实施例中，为了进一步提高所述内容可寻址存储器的性能，在形成所述第二源漏掺杂区的工艺过程中引入外延技术，提高所述内容可寻址存储器的载流子迁移率。

相应的，所述第二源漏掺杂区为具有掺杂离子的第二半导体材料。具体地，所述第二半导体材料为si或sic，所述第二半导体材料中的掺杂离子包括为p离子、as离子和sb离子中的一种或多种。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。