技术特征：
技术总结
本发明公开了一种SOI工艺的静电保护结构，形成于SOI衬底的顶层硅的有源区中；包括：不相交叠的P型阱和N型阱，第一扩散区形成于PN型阱之间；多个形成于P型阱中且沿着第一扩散区的第一侧面排列的第二N+扩散区，多个形成于P型阱中且沿着第一扩散区的第一侧面排列的第三P+扩散区，第三P+扩散区更加远离第一扩散区的第一侧面；多个形成于N型阱中且沿着第一扩散区的第二侧面排列的第二P+扩散区，多个形成于N型阱中且沿着第一扩散区的第二侧面排列的第三N+扩散区，第三N+扩散区更加远离第一扩散区的第二侧面。本发明能提高SOI工艺中器件的泄放电流能力。
技术研发人员：苏庆
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2017.09.29
技术公布日：2018.03.23