SOI工艺的静电保护结构的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种绝缘衬底上的硅(soi)工艺的静电保护结构。

背景技术：

静电保护结构通常采用可控硅整流器即硅控整流器(scr)实现，一般常见的scr器件都形成于体硅衬底上，本领域技术人员都知道，体硅衬底表示整块衬底都是由硅组成，在体硅衬底中没有埋氧化层，也即器件的底部没有氧化层来隔离。现有的scr为纵向结构，仅能适用于体硅衬底结构中。

而现有技术中，往往需要采用到soi衬底，soi为silicon-on-insulator的简称，silicon表示顶层硅；insulator表示埋介质层，通常为埋氧化层；埋介质层通常形成于背衬底或称为支撑衬底上，背衬底通常采用由硅材料组成的背硅衬底。soi工艺中，由于顶层硅的厚度较薄，故采用现有纵向结构的scr时其能力和泄放静电的效果都会大大降低。故现有的scr的结构不能直接套用到soi工艺中来作为电路的静电保护结构。

技术实现要素：

本发明所要解决的技术问题是提供一种soi工艺的静电保护结构，能提高soi工艺中器件的泄放电流能力。

为解决上述技术问题，本发明提供的soi工艺的静电保护结构包括：soi衬底，静电保护结构形成于所述soi衬底的顶层硅的有源区中。所述静电保护结构包括：

形成于所述有源区中的p型阱和n型阱，所述p型阱和所述n型阱不相交叠。

第一扩散区形成于所述p型阱和所述n型阱之间，且所述第一扩散区的第一侧面和所述p型阱接触，所述第一扩散区的第二侧面和所述n型阱接触；所述第一扩散区由n+区组成或者所述第一扩散区由p+区组成。

多个形成于所述p型阱中第二n+扩散区，各所述第二n+扩散区沿着所述第一扩散区的第一侧面排列。

多个形成于所述p型阱中第三p+扩散区，各所述第三p+扩散区沿着所述第一扩散区的第一侧面排列，且各所述第三p+扩散区和所述第一扩散区的第一侧面的间距大于各所述第二n+扩散区和所述第一扩散区的第一侧面的间距。

多个形成于所述n型阱中第二p+扩散区，各所述第二p+扩散区沿着所述第一扩散区的第二侧面排列。

多个形成于所述n型阱中第三n+扩散区，各所述第三n+扩散区沿着所述第一扩散区的第二侧面排列，且各所述第三n+扩散区和所述第一扩散区的第二侧面的间距大于各所述第二p+扩散区和所述第一扩散区的第二侧面的间距。

所述p型阱、所述n型阱、所述第一扩散区、所述第二n+扩散区、所述第二p+扩散区、所述第三n+扩散区和所述第三p+扩散区的结深都等于所述顶层硅的厚度。

所述第二p+扩散区和所述第三n+扩散区都连接到静电进入端，所述第二n+扩散区和所述第三p+扩散区都接地；由所述第二p+扩散区、所述n型阱、所述第一扩散区、所述p型阱和所述第二n+扩散区组成具有pnpn结构的硅控整流器，由所述第三n+扩散区和所述第一扩散区之间的所述n型阱形成寄生n阱电阻，由所述第三p+扩散区和所述第一扩散区之间的所述p型阱形成寄生p阱电阻。

进一步的改进是，所述p型阱和所述n型阱的侧面相切。

进一步的改进是，所述有源区的俯视面结构呈一矩形。

进一步的改进是，所述第一扩散区的俯视面结构呈一矩形。

进一步的改进是，各所述第二n+扩散区的俯视面结构为多边形或圆形且沿着所述第一扩散区的第一侧面平行排列；各所述第二p+扩散区的俯视面结构为多边形或圆形且沿着所述第一扩散区的第二侧面平行排列。

进一步的改进是，各所述第三p+扩散区的俯视面结构为多边形或圆形且沿着所述第一扩散区的第一侧面平行排列；所述第三n+扩散区的俯视面结构为多边形或圆形且沿着所述第一扩散区的第二侧面平行排列。

进一步的改进是，沿所述第一扩散区的第一侧面的长度方向上，所述第三p+扩散区和所述第二n+扩散区交错排列，所述第三p+扩散区和所述第一扩散区的第一侧面之间具有直接间隔所述p型阱的区域。

进一步的改进是，通过调节所述第三p+扩散区和所述第一扩散区的第一侧面之间的间距调节所述寄生p阱电阻的大小，从而调节所述硅控整流器的触发电压大小。

进一步的改进是，沿所述第一扩散区的第二侧面的长度方向上，所述第三n+扩散区和所述第二p+扩散区交错排列；所述第三n+扩散区和所述第一扩散区的第二侧面之间具有直接间隔所述n型阱的区域。

进一步的改进是，通过调节所述第三n+扩散区和所述第一扩散区的第二侧面之间的间距调节所述寄生n阱电阻的大小，从而调节所述硅控整流器的触发电压大小。

进一步的改进是，在所述第一扩散区、所述第二n+扩散区、所述第二p+扩散区、所述第三n+扩散区和所述第三p+扩散区的表面形成有金属硅化物，在所述第一扩散区、所述第二n+扩散区、所述第二p+扩散区、所述第三n+扩散区和所述第三p+扩散区的外部的所述有源区表面形成有金属硅化物阻挡层。

进一步的改进是，所述金属硅化物阻挡层采用多晶硅栅替代。

进一步的改进是，所述soi衬底包括依次叠加的背衬底、埋介质层和所述顶层硅。

进一步的改进是，背衬底的材料为硅。

进一步的改进是，所述埋介质层为埋氧化层。

本发明的静电保护结构根据soi工艺的特点进行设计，硅控整流器完全由形成于有源区中的横向排列的第二p+扩散区、n型阱、第一扩散区、p型阱和第二n+扩散区组成，很容易通过调整器件的横向尺寸来调节器件的骤回电压和泄流能力，从而能器件的防栓锁和放静电的能力。例如，本发明通过调节第二n+扩散区或者第二p+扩散区的面积大小，能够调节硅控整流器的骤回电压，从而提升器件的防栓锁能力。本发明通过调节第二n+扩散区到第一扩散区的距离或者第二p+扩散区到第一扩散区的距离，也能够调节硅控整流器的骤回电压，从而提升器件的防栓锁能力。

本发明通过调节第三n+扩散区和第一扩散区之间的间距或第三p+扩散区和第一扩散区之间的间距，能够调节硅控整流器的触发电压大小。

通过在第一扩散区、第二n+扩散区和第二p+扩散区之间的有源区表面形成有多晶硅栅，能够进一步调节硅控整流器的触发电压大小，同时还能采用多晶硅栅作为金属硅化物阻挡层，这样能省去金属硅化物阻挡的光刻版，从而能节约成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明第一实施例soi工艺的静电保护结构的平面结构图；

图2是沿图1的aa线的截面图；

图3是图1所示结构的等效电路图；

图4是本发明第一实施例实际应用的电路图；

图5是本发明第一实施例和现有soi工艺的静电保护结构的tlp曲线对比图；

图6是本发明第二实施例soi工艺的静电保护结构的平面结构图；

图7是本发明第三实施例soi工艺的静电保护结构的平面结构图；

图8是本发明第四实施例soi工艺的静电保护结构的平面结构图。

具体实施方式

本发明第一实施例soi工艺的静电保护结构：

如图1所示，是本发明第一实施例soi工艺的静电保护结构201的平面结构图；图2是沿图1的aa线的截面图；图3是图1所示结构的等效电路图；本发明第一实施例soi工艺的静电保护结构201包括：

soi衬底，所述soi衬底包括依次叠加的背衬底101、埋介质层102和顶层硅103。较佳为，背衬底101的材料为硅。所述埋介质层102为埋氧化层。

静电保护结构201形成于所述soi衬底的顶层硅103的有源区中。所述静电保护结构201包括：

形成于所述有源区中的p型阱1和n型阱2，所述p型阱1和所述n型阱2不相交叠。本发明第一实施例中，所述p型阱1和所述n型阱2的侧面相切。所述有源区的俯视面结构呈一矩形。

第一扩散区3形成于所述p型阱1和所述n型阱2之间，且所述第一扩散区3的第一侧面和所述p型阱1接触，所述第一扩散区3的第二侧面和所述n型阱2接触；所述第一扩散区3由n+区组成。

多个形成于所述p型阱1中第二n+扩散区4，各所述第二n+扩散区4沿着所述第一扩散区3的第一侧面排列。

多个形成于所述p型阱1中第三p+扩散区6，各所述第三p+扩散区6沿着所述第一扩散区3的第一侧面排列，且各所述第三p+扩散区6和所述第一扩散区3的第一侧面的间距大于各所述第二n+扩散区4和所述第一扩散区3的第一侧面的间距。

多个形成于所述n型阱2中第二p+扩散区5，各所述第二p+扩散区5沿着所述第一扩散区3的第二侧面排列。

多个形成于所述n型阱2中第三n+扩散区7，各所述第三n+扩散区7沿着所述第一扩散区3的第二侧面排列，且各所述第三n+扩散区7和所述第一扩散区3的第二侧面的间距大于各所述第二p+扩散区5和所述第一扩散区3的第二侧面的间距。

本发明第一实施例中，所述第一扩散区3的俯视面结构呈一矩形。

各所述第二n+扩散区4的俯视面结构为方形，也能为其它多边形或圆形；且各所述第二n+扩散区4沿着所述第一扩散区3的第一侧面平行排列。

各所述第二p+扩散区5的俯视面结构为方形，也能为其它多边形或圆形；且各所述第二p+扩散区5沿着所述第一扩散区3的第二侧面平行排列。

各所述第三p+扩散区6的俯视面结构为方形，也能为其它多边形或圆形；且各所述第三p+扩散区6沿着所述第一扩散区3的第一侧面平行排列。

所述第三n+扩散区7的俯视面结构为方形，也能为其它多边形或圆形；且所述第三n+扩散区7沿着所述第一扩散区3的第二侧面平行排列。

沿所述第一扩散区3的第一侧面的长度方向上，所述第三p+扩散区6和所述第二n+扩散区4交错排列，所述第三p+扩散区6和所述第一扩散区3的第一侧面之间具有直接间隔所述p型阱1的区域。通过调节所述第三p+扩散区6和所述第一扩散区3的第一侧面之间的间距即图1中的间距s1调节所述寄生p阱电阻rpw的大小，从而调节所述硅控整流器的触发电压大小。

沿所述第一扩散区3的第二侧面的长度方向上，所述第三n+扩散区7和所述第二p+扩散区5交错排列；所述第三n+扩散区7和所述第一扩散区3的第二侧面之间具有直接间隔所述n型阱2的区域。通过调节所述第三n+扩散区7和所述第一扩散区3的第二侧面之间的间距即图2中的间距s2调节所述寄生n阱电阻rnw的大小，从而调节所述硅控整流器的触发电压大小。

在所述第一扩散区3、所述第二n+扩散区4、所述第二p+扩散区5、所述第三n+扩散区7和所述第三p+扩散区6的表面形成有金属硅化物，在所述第一扩散区3、所述第二n+扩散区4、所述第二p+扩散区5、所述第三n+扩散区7和所述第三p+扩散区6的外部的所述有源区表面形成有金属硅化物阻挡层。

所述p型阱1、所述n型阱2、所述第一扩散区3、所述第二n+扩散区4、所述第二p+扩散区5、所述第三n+扩散区7和所述第三p+扩散区6的结深都等于所述顶层硅103的厚度。

所述第二p+扩散区5和所述第三n+扩散区7都连接到静电进入端，所述第二n+扩散区4和所述第三p+扩散区6都接地即连接接地端；由所述第二p+扩散区5、所述n型阱2、所述第一扩散区3、所述p型阱1和所述第二n+扩散区4组成具有pnpn结构的硅控整流器，由所述第三n+扩散区7和所述第一扩散区3之间的所述n型阱2形成寄生n阱电阻rnw，由所述第三p+扩散区6和所述第一扩散区3之间的所述p型阱1形成寄生p阱电阻rpw。

由图3所示可知，具有pnpn结构的硅控整流器包括：

由所述第二p+扩散区5、所述n型阱2、所述第一扩散区3和所述p型阱1组成的pnp管104。

由所述n型阱2、所述第一扩散区3、所述p型阱1和所述第二n+扩散区4组成的npn管105。

寄生n阱电阻rnw连接在所述pnp管104的基区和发射区之间；寄生p阱电阻rpw连接在所述npn管105的基区和发射区之间。

本发明第一实施例的静电保护结构201根据soi工艺的特点进行设计，硅控整流器完全由形成于有源区中的横向排列的第二p+扩散区5、n型阱2、第一扩散区3、p型阱1和第二n+扩散区4组成，很容易通过调整器件的横向尺寸来调节器件的骤回电压和泄流能力，从而能器件的防栓锁和放静电的能力。例如，本发明实施例通过调节第二n+扩散区4或者第二p+扩散区5的面积大小，能够调节硅控整流器的骤回电压，从而提升器件的防栓锁能力。本发明实施例通过调节第二n+扩散区4到第一扩散区3的距离或者第二p+扩散区5到第一扩散区3的距离，也能够调节硅控整流器的骤回电压，从而提升器件的防栓锁能力。

本发明第一实施例通过调节第三n+扩散区7和第一扩散区3之间的间距或第三p+扩散区6和第一扩散区3之间的间距，能够调节硅控整流器的触发电压大小。

如图4所示，是本发明第一实施例实际应用的电路图；静电保护结构201连接在输入输出焊垫203和地之间，内部电路202也并联在输入输出焊垫203和地之间。输入输出焊垫203作为静电输入端，当产生静电时，静电保护结构201会导通从而将静电泄放到地，防止静电对内部电路202的破坏。

如图5所示，是本发明第一实施例和现有soi工艺的静电保护结构的tlp曲线对比图；现有soi工艺的静电保护结构通常采用nmos管实现。曲线301是现有soi工艺的静电保护结构的tlp曲线，曲线302是本发明第一实施例soi工艺的静电保护结构的tlp曲线。tlp曲线包括两次击穿，曲线301中的第一次击穿点为a1点，第二击穿点为a2点；曲线302中的第一次击穿点为b1点，第二击穿点为b2点。

第一次击穿对应的电压为触发电压，可以看出，b1点的电压小于a1的电压，所以本发明第一实施例能降低触发电压，而且本发明第一实施例还能方便触发电压的调节。

第二次击穿对应于静电保护结构能承受的最大静电释放(esd)电流，可以看出，b2点的电流大于a2点的电流，故本发明第一实施例最大静电释放(esd)电流更大，静电释放能力更强。

本发明第二实施例soi工艺的静电保护结构：

如图6所示，是本发明第二实施例soi工艺的静电保护结构的平面结构图；本发明第二实施例soi工艺的静电保护结构201a和本发明第一实施例soi工艺的静电保护结构201的区别之处为：

本发明第二实施例soi工艺的静电保护结构201a中的所述第一扩散区3a由p+区组成。

本发明第三实施例soi工艺的静电保护结构：

如图7所示，是本发明第三实施例soi工艺的静电保护结构的平面结构图；本发明第三实施例soi工艺的静电保护结构201b和本发明第一实施例soi工艺的静电保护结构201的区别之处为：

所述金属硅化物阻挡层采用多晶硅栅106替代。本发明第三实施例通过在第一扩散区3、第二n+扩散区4和第二p+扩散区5之间的有源区表面形成多晶硅栅106，能够进一步调节硅控整流器的触发电压大小，同时还能采用多晶硅栅106作为金属硅化物阻挡层，这样能省去金属硅化物阻挡的光刻版，从而能节约成本。

本发明第四实施例soi工艺的静电保护结构：

如图8所示，是本发明第四实施例soi工艺的静电保护结构的平面结构图；本发明第四实施例soi工艺的静电保护结构201c和本发明第三实施例soi工艺的静电保护结构201b的区别之处为：

本发明第四实施例soi工艺的静电保护结构201c中的所述第一扩散区3a由p+区组成。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。