半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

mos(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。mos晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的mos晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(finfet)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有第一鳍部；形成位于第一鳍部中的第一初始掺杂层；进行凹槽处理工艺，使第一初始掺杂层形成第一掺杂层，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽，所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面；在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。

可选的，还包括：在进行所述凹槽处理工艺之前，形成第一鳍侧墙，第一鳍侧墙位于第一初始掺杂层在第一鳍部宽度方向上的两侧侧壁且暴露出第一初始掺杂层的顶部表面；进行所述凹槽处理工艺的步骤包括：回刻蚀部分第一初始掺杂层以降低第一初始掺杂层的高度，使第一初始掺杂层形成第一过渡掺杂层，第一过渡掺杂层上具有位于第一鳍部中的凹陷，所述凹陷在第一鳍部宽度方向上的两侧侧壁具有第一鳍侧墙；在所述凹陷的侧壁形成掩膜侧墙，所述掩膜侧墙和第一鳍侧墙接触；以掩膜侧墙和第一鳍侧墙为掩膜刻蚀第一过渡掺杂层，使第一过渡掺杂层形成所述第一掺杂层；以掩膜侧墙和第一鳍侧墙为掩膜刻蚀第一过渡掺杂层后，去除所述掩膜侧墙；所述半导体器件的形成方法还包括：以掩膜侧墙和第一鳍侧墙为掩膜刻蚀第一过渡掺杂层后，去除第一鳍侧墙；去除第一鳍侧墙和掩膜侧墙后，形成所述第一金属硅化物层。

可选的，还包括：在形成第一初始掺杂层之前，在所述半导体衬底上形成覆盖第一鳍部部分侧壁的隔离层，所述隔离层暴露出的第一鳍部包括第一置换区；形成所述第一鳍侧墙和第一初始掺杂层的方法包括：在第一置换区侧壁形成位于隔离层表面的第一鳍侧墙；刻蚀去除第一鳍侧墙覆盖的第一置换区，在第一鳍部中形成第一初始置换槽，在第一鳍部宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙；刻蚀第一初始置换槽内壁的第一鳍侧墙以增大第一初始置换槽在第一鳍部宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成所述第一初始掺杂层。

可选的，所述第一鳍侧墙的材料为sin、sicn、sibn或sion；所述掩膜侧墙的材料为sin、sicn、sibn或sion。

可选的，所述掩膜侧墙的厚度为2nm～10nm。

可选的，所述第一鳍侧墙的厚度为2nm～8nm。

可选的，在凹陷的侧壁形成掩膜侧墙的步骤包括：在所述凹陷的侧壁和底部、第一鳍侧墙的表面以及半导体衬底上形成掩膜侧墙材料层；回刻蚀掩膜侧墙材料层直至暴露出第一过渡掺杂层顶部表面和第一鳍侧墙的顶部表面，形成所述掩膜侧墙。

可选的，以掩膜侧墙和第一鳍侧墙为掩膜刻蚀第一过渡掺杂层的工艺包括各向异性干刻工艺。

可选的，以掩膜侧墙和第一鳍侧墙为掩膜刻蚀第一过渡掺杂层的深度占据第一过渡掺杂层厚度的20％～100％。

可选的，回刻蚀部分第一初始掺杂层的深度为3nm～10nm。

可选的，在去除所述掩膜侧墙的过程中去除所述第一鳍侧墙。

可选的，所述凹槽在第一鳍部宽度方向上的剖面形状包括“u”形。

可选的，还包括：在形成所述第一初始掺杂层之前，在半导体衬底上形成横跨第一鳍部的第一栅极结构，第一栅极结构覆盖第一鳍部的部分顶部表面和部分侧壁表面；第一初始掺杂层分别位于第一栅极结构两侧的第一鳍部中；形成第一掺杂层后，第一掺杂层分别位于第一栅极结构两侧的第一鳍部中。

可选的，所述半导体衬底包括第一区和第二区，第一鳍部位于半导体衬底第一区上，半导体衬底第二区上具有第二鳍部；所述半导体器件的形成方法还包括：在形成所述第一初始掺杂层之前，形成位于第二鳍部中的第二掺杂层；形成所述第一掺杂层后，在第二掺杂层的表面形成第二金属硅化物层。

可选的，所述半导体衬底上具有覆盖第二鳍部部分侧壁的隔离层，所述隔离层暴露出的第二鳍部包括第二置换区；所述半导体器件的形成方法还包括：在第二鳍部第二置换区的侧壁形成位于隔离层表面的第二鳍侧墙；刻蚀去除第二鳍侧墙覆盖的第二置换区，在第二鳍部中形成第二初始置换槽，在第二鳍部宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙；刻蚀第二初始置换槽内壁的第二鳍侧墙以增大第二初始置换槽在第二鳍部宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层；去除第二掺杂层侧壁的第二鳍侧墙后，形成所述第二金属硅化物层。

可选的，所述第一区用于形成n型晶体管，所述第二区用于形成p型晶体管。

可选的，形成所述第一初始掺杂层后，且在进行所述凹槽处理工艺之前，形成底层介质层，底层介质层位于半导体衬底、第一初始掺杂层和第二掺杂层上；在底层介质层中形成贯穿底层介质层的第一介质开口，第一介质开口位于第一初始掺杂层上；在底层介质层中形成贯穿底层介质层的第二介质开口，第二介质开口位于第二掺杂层上；形成第一介质开口和第二介质开口后，进行所述凹槽处理工艺；进行所述凹槽处理工艺后，在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁形成第一金属硅化物层，在第二掺杂层的顶部表面和侧壁表面形成第二金属硅化物层。

可选的，还包括：形成第一金属硅化物层和第二金属硅化物层后，在第一介质开口中形成第一插塞，在第二介质开口中形成第二插塞。

本发明还提供一种半导体器件，包括：半导体衬底，半导体衬底上具有第一鳍部；位于第一鳍部中的第一掺杂层，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽，所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面；位于第一掺杂层外侧壁和顶部表面、以及所述凹槽的内壁表面的第一金属硅化物层。

可选的，所述凹槽在第一鳍部宽度方向上的剖面形状包括“u”形。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，进行凹槽处理工艺后，使第一初始掺杂层形成第一掺杂层，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽，因此使第一掺杂层的表面面积大于第一初始掺杂层的表面面积。由于所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面，因此使凹槽侧壁的面积较大，进而使第一掺杂层的表面面积较大。第一金属硅化物层和第一掺杂层接触的面积较大。在自第一掺杂层至第一金属硅化物层的电流传导方向上的横截面积较大，因而降低了第一金属硅化物层和第一掺杂层之间的接触电阻，从而提高了提高半导体器件的性能。

本发明技术方案提供的半导体器件中，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽。所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面，因此使第一掺杂层的表面面积较大，第一金属硅化物层和第一掺杂层接触的面积较大。在自第一掺杂层至第一金属硅化物层的电流传导方向上的横截面积较大，因而降低了第一金属硅化物层和第一掺杂层之间的接触电阻，从而提高了提高半导体器件的性能。

附图说明

图1至图22是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的性能较差。

一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有鳍部；在半导体衬底上形成横跨鳍部的栅极结构；在栅极结构两侧的鳍部的鳍部中形成源漏掺杂层；在源漏掺杂层和栅极结构上形成层间介质层；在栅极结构两侧的层间介质层中形成暴露出源漏掺杂层侧壁表面和顶部表面的开口；刻蚀开口底部的源漏掺杂层，在源漏掺杂层中形成凹槽；之后，在源漏掺杂层侧壁和顶部表面形成金属硅化物层；形成金属硅化物层后，在开口中形成插塞。

然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：

所述金属硅化物层的作用为降低源漏掺杂层和插塞之间的接触势垒。在开口底部的源漏掺杂层中形成凹槽，以增加开口暴露出的源漏掺杂层的总表面，进而增加金属硅化物层和源漏掺杂层接触的面积。

在刻蚀开口底部的源漏掺杂层之前，开口暴露出源漏掺杂层侧壁表面和顶部表面。刻蚀开口底部的源漏掺杂层后，形成的凹槽在鳍部宽度方向上至少贯穿源漏掺杂层，即凹槽的底部表面和源漏掺杂层在鳍部宽度方向上的外侧壁相连。

在此基础上，随着半导体器件的特征尺寸的不断减小，相邻栅极结构之间的距离不断减小，相应的，源漏掺杂区在沟道长度方向上的尺寸不断减小，导致源漏掺杂区和金属硅化物层接触的总面积减小，进而导致源漏掺杂区和金属硅化物层之间的接触电阻较大。

为了解决上述问题，本发明提供一种半导体器件的形成方法，包括：形成位于第一鳍部中的第一初始掺杂层；进行凹槽处理工艺，使第一初始掺杂层形成第一掺杂层，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽，所述凹槽在第一鳍部宽度方向的两侧侧壁表面为第一掺杂层的表面；在第一掺杂层的外侧壁和顶部表面、以及所述凹槽的内壁表面形成第一金属硅化物层。所述方法提高了半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图22是本发明一实施例中半导体器件形成过程的结构示意图。

结合参考图1和图2，图2中第一区的示图为沿图1中切割线m1-m2的剖面图，图2中第二区的示图为沿图1中切割线n1-n2的剖面图，提供半导体衬底100，半导体衬底100上具有第一鳍部111。

本实施例中，以半导体器件为鳍式场效应晶体管作为示例。在其它实施例中，半导体器件为三极管或二极管。

所述半导体衬底100可以是单晶硅、多晶硅或非晶硅。半导体衬底100也可以是硅、锗、锗化硅等半导体材料。本实施例中，半导体衬底100的材料为单晶硅。

所述半导体衬底100包括第一区a，第一鳍部111位于半导体衬底100第一区a上。半导体衬底100还包括第二区b。半导体衬底100第二区b上具有第二鳍部112。

在其它实施例中，半导体衬底不包括第二区。

本实施例中，所述第一区a用于形成n型鳍式场效应晶体管，第二区b用于形成p型鳍式场效应晶体管。

所述第一鳍部111和第二鳍部112的材料为单晶硅或单晶锗硅。本实施例中，第一鳍部111的数量为若干个，第二鳍部112的数量为若干个。在其它实施例中，第一鳍部111的数量为一个，第二鳍部112的数量为一个。

本实施例中，还包括：在所述半导体衬底100上形成覆盖第一鳍部111部分侧壁和第二鳍部112部分侧壁的隔离层103，隔离层103的顶部表面低于第一鳍部111的顶部表面和第二鳍部112的顶部表面。所述隔离层103的材料包括氧化硅。

所述隔离层103暴露出的第一鳍部111包括第一置换区和第一非置换区，第一置换区与第一非置换区邻接且位于第一非置换区两侧，自第一置换区至第一非置换区的方向平行于第一鳍部111的延伸方向。所述隔离层103暴露出的第二鳍部112包括第二置换区和第二非置换区，第二置换区与第二非置换区邻接且位于第二非置换区两侧，自第二置换区至第二非置换区的方向平行于第二鳍部112的延伸方向。

继续结合参考图1和图2，在半导体衬底100和隔离层103上形成第一栅极结构121，第一栅极结构121横跨第一鳍部111的第一非置换区、且覆盖第一鳍部111第一非置换区的顶部表面和侧壁表面；在半导体衬底100和隔离层103上形成第二栅极结构122，第二栅极结构122横跨第二鳍部112的第二非置换区、且覆盖第二鳍部112第二非置换区的顶部表面和侧壁表面。

第一栅极结构121包括横跨第一鳍部111的第一栅介质层和位于第一栅介质层上的第一栅电极层。第二栅极结构122包括横跨第二鳍部112的第二栅介质层和位于第二栅介质层上的第二栅电极层。第一栅介质层位于第一区a隔离层103部分表面、且覆盖第一鳍部111第一非置换区的顶部表面和侧壁表面。第二栅介质层位于第二区b隔离层103部分表面、且覆盖第二鳍部112第二非置换区的顶部表面和侧壁表面。

本实施例中，第一栅介质层和第二栅介质层的材料为氧化硅。在其它实施例中，第一栅介质层和第二栅介质层的材料为高k介质材料(k大于3.9)。第一栅电极层和第二栅电极层的材料为多晶硅。

本实施例中，第一栅极结构121的顶部表面还具有第一栅保护层131，所述第二栅极结构122的顶部表面还具有第二栅保护层132。所述第一栅保护层131和第二栅保护层132的材料为sin、sicn、sibn或sion。

接着，形成位于第一鳍部111中的第一初始掺杂层。

本实施例中，还包括：在后续进行所述凹槽处理工艺之前，形成第一鳍侧墙，第一鳍侧墙位于第一初始掺杂层在第一鳍部111宽度方向上的两侧侧壁且暴露出第一初始掺杂层的顶部表面。形成所述第一鳍侧墙和第一初始掺杂层的方法包括：在第一置换区侧壁形成位于隔离层103表面的第一鳍侧墙；刻蚀去除第一鳍侧墙覆盖的第一置换区，在第一鳍部111中形成第一初始置换槽，在第一鳍部111宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙；刻蚀第一初始置换槽内壁的第一鳍侧墙以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成所述第一初始掺杂层。

本实施例中，还包括：在形成所述第一初始掺杂层和第一鳍侧墙之前，形成位于第二鳍部112中的第二掺杂层。

本实施例中，还包括：在第二鳍部112第二置换区的侧壁形成位于隔离层103表面的第二鳍侧墙；刻蚀去除第二鳍侧墙覆盖的第二置换区，在第二鳍部112中形成第二初始置换槽，在第二鳍部112宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙；刻蚀第二初始置换槽内壁的第二鳍侧墙以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层；去除第二掺杂层侧壁的第二鳍侧墙。

结合参考图3和图4，图3为在图1基础上的示意图，图4为在图2基础上的示意图，在第一区a和第二区b的隔离层103表面、第一鳍部111第一置换区表面、第一栅极结构121和第一栅保护层131的侧壁、第一栅保护层131的顶部、第二鳍部112第二置换区表面、第二栅极结构122和第二栅保护层132的侧壁、以及第二栅保护层132的顶部形成第一侧墙膜140；回刻蚀第二区b的第一侧墙膜140直至暴露出第二区b隔离层103、第二栅保护层132和第二鳍部112的顶部表面，形成第二鳍侧墙142和第二栅侧墙141，第二鳍侧墙142位于第二鳍部112第二置换区的侧壁且位于隔离层103表面，第二栅侧墙141位于第二栅极结构122侧壁。

本实施例中，还包括：在回刻蚀第二区b的第一侧墙膜140之前，在第一区a上形成第一掩膜层，第一掩膜层覆盖第一区a的第一侧墙膜140，且第一掩膜层未覆盖第二区b的第一侧墙膜140；以第一掩膜层为掩膜刻蚀第二区b的第一侧墙膜140直至暴露出第二区b隔离层103、第二栅保护层132和第二鳍部112的顶部表面，形成第二鳍侧墙142和第二栅侧墙141。

第一侧墙膜140的材料为sin、sicn、sibn或sion。形成第一侧墙膜140的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。

所述第一掩膜层的材料包括光刻胶。

结合参考图5和图6，图5为在图3基础上的示意图，图6为在图4基础上的示意图，刻蚀去除第二鳍侧墙142覆盖的第二置换区，在第二鳍部112中形成第二初始置换槽(未图示)，在第二鳍部112宽度方向上，第二初始置换槽的两侧侧壁分别具有第二鳍侧墙142；刻蚀第二初始置换槽内壁的第二鳍侧墙142以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸，形成第二置换槽；在第二置换槽中形成第二掺杂层182。

具体的，以第一掩膜层为掩膜刻蚀第二区b的第一侧墙膜140后，以第一掩膜层为掩膜刻蚀去除第二鳍侧墙142覆盖的第二置换区，形成第二初始置换槽；以第一掩膜层为掩膜刻蚀第二初始置换槽内壁的第二鳍侧墙142以增大第二初始置换槽在第二鳍部112宽度方向上的尺寸；之后，去除第一掩膜层；去除第一掩膜层后，形成第二掺杂层182。刻蚀第二初始置换槽内壁的第二鳍侧墙142的工艺为湿刻工艺。

形成所述第二掺杂层182的工艺包括外延生长工艺。第二掺杂层182分别位于第二栅极结构122两侧的第二鳍部112中。

本实施例中，第二掺杂层182的材料为掺杂第二离子的锗硅，第二离子的导电类型为p型。

第二初始置换槽由去除第二鳍侧墙142覆盖的第二置换区而形成，第二置换槽为扩大第二初始置换槽在第二鳍部112宽度方向上尺寸而形成，第二掺杂层182形成在第二置换槽中。因此第二掺杂层182在第二鳍部112宽度方向上的尺寸大于第二鳍部112第二置换区的宽度，这样使得第二掺杂层182的表面积增大。由于在第二掺杂层182形成的过程中，第二鳍侧墙142限制第二掺杂层182的形成空间，因此避免第二掺杂层182沿第二鳍部112宽度方向向外突出，进而避免在第二鳍部112宽度方向上相邻第二掺杂层182的边缘之间的距离过小。后续第二插塞和第二金属硅化物层的材料均容易填充在第二鳍部112宽度方向上相邻第二掺杂层182之间的区域。

结合参考图7和图8，图7为在图5基础上的示意图，图8为在图6基础上的示意图，形成第二掺杂层182后，在第二区b的隔离层103表面、第二鳍侧墙142和第二掺杂层182的表面、第二栅保护层132的顶部、第二栅侧墙141表面、以及第一区a的第一侧墙膜140表面形成第二侧墙膜190。

所述第二侧墙膜190的材料和形成方法参照第一侧墙膜140的材料和形成方法。

结合参考图9和图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，回刻蚀第一区a的第二侧墙膜190和第一侧墙膜140直至暴露出第一区a的隔离层103表面、以及第一栅保护层131和第一鳍部111的顶部表面，形成第一鳍侧墙191和第一栅侧墙192，第一鳍侧墙191位于第一鳍部111第一置换区的侧壁且位于隔离层103表面，第一栅侧墙192位于第一栅极结构121的侧壁。

本实施例中，还包括：在回刻蚀第一区a的第二侧墙膜190和第一侧墙膜140之前，在第二区b上形成第二掩膜层，第二掩膜层覆盖第二区b的第二侧墙膜190，且第二掩膜层未覆盖第一区a的第二侧墙膜190。以第二掩膜层为掩膜刻蚀第一区a的第二侧墙膜190和第一侧墙膜140以形成第一鳍侧墙191和第一栅侧墙192。第二掩膜层的材料参照第一掩膜层的材料。

本实施例中，第一栅侧墙192包括位于第一栅极结构121侧壁的第一子栅侧墙140a、位于第一子栅侧墙140a侧壁的第二子栅侧墙190a。其中，第一子栅侧墙140a由第一区a的第一侧墙膜140形成，第二子栅侧墙190a由第一区a的第二侧墙膜190形成。

本实施例中，第一鳍侧墙191包括位于第一鳍部111第一置换区的侧壁且位于隔离层103表面的第一子鳍侧墙140b、以及位于第一子鳍侧墙140b侧壁的第二子鳍侧墙190b。其中，第一子鳍侧墙140b由第一区a的第一侧墙膜140形成，第二子鳍侧墙190b由第一区a的第二侧墙膜190形成。

结合参考图11和图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，去除第一鳍侧墙191覆盖的第一置换区，在第一鳍部111中形成第一初始置换槽，在第一鳍部111宽度方向上，第一初始置换槽的两侧侧壁分别具有第一鳍侧墙191；刻蚀第一初始置换槽内壁的第一鳍侧墙191以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸，形成第一置换槽；在第一置换槽中形成第一初始掺杂层181。

具体的，以第二掩膜层为掩膜刻蚀第一区a的第二侧墙膜190和第一侧墙膜140后，以第二掩膜层为掩膜刻蚀去除第一鳍侧墙191覆盖的第一置换区；以第二掩膜层为掩膜刻蚀第一初始置换槽内壁的第一鳍侧墙191以增大第一初始置换槽在第一鳍部111宽度方向上的尺寸；之后，去除第二掩膜层；去除第二掩膜层后，形成第一初始掺杂层181。刻蚀第一初始置换槽内壁的第一鳍侧墙191的工艺为湿刻工艺。

形成所述第一初始掺杂层181的工艺包括外延生长工艺。第一初始掺杂层181分别位于第一栅极结构121两侧的第一鳍部111中。本实施例中，第一初始掺杂层181的材料为掺杂第一离子的硅，第一离子的导电类型为n型。

第一初始掺杂层181侧壁的第一鳍侧墙191的厚度为2nm～8nm。

在形成第一初始掺杂层181的过程中，第一鳍侧墙191限制第一初始掺杂层181的形成空间，避免第一初始掺杂层181沿第一鳍部111宽度方向向外突出，进而避免在第一鳍部111宽度方向上相邻第一初始掺杂层181的边缘之间的距离过小。后续第一插塞和第一金属硅化物层的材料均容易填充在第一鳍部111宽度方向上相邻第一掺杂层之间的区域。

结合参考图13和图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，形成所述第一初始掺杂层181后，形成底层介质层211，底层介质层211位于半导体衬底100、第一初始掺杂层181和第二掺杂层182上；在底层介质层211中形成贯穿底层介质层211的第一介质开口231，第一介质开口231位于第一初始掺杂层181上；在底层介质层211中形成贯穿底层介质层211的第二介质开口232，第二介质开口232位于第二掺杂层182上。

具体的，形成所述第一初始掺杂层181后，形成底层介质层211，底层介质层211位于第一区a隔离层103、第一鳍侧墙191和第一初始掺杂层181上、以及第一栅侧墙191的侧壁，底层介质层211还位于第二区b隔离层103、第二鳍侧墙142和第二掺杂层182上、以及第二栅侧墙141的侧壁；在形成底层介质层211的过程中去除第一栅保护层131和第二栅保护层132，暴露出第一栅极结构121的顶部表面和第二栅极结构122的顶部表面；形成底层介质层211后，去除第一栅极结构121，在第一区a底层介质层211中形成第一栅开口，去除第二栅极结构122，在第二区b底层介质层211中形成第二栅开口；在第一栅开口中形成第一金属栅极结构221，在第二栅开口中形成第二金属栅极结构222；在第一金属栅极结构221、第一栅侧墙191、第二金属栅极结构222、第二栅侧墙141和底层介质层211上形成顶层介质层212，顶层介质层212和底层介质层211构成层间介质层210；在第一金属栅极结构221两侧的层间介质层210中形成贯穿层间介质层210的第一介质开口231，所述第一初始掺杂层181和第一鳍侧墙191位于第一介质开口231底部；在第二金属栅极结构222两侧的层间介质层210中形成贯穿层间介质层210的第二介质开口232，第二掺杂层182和第二鳍侧墙142位于第二介质开口232底部。

形成第一金属栅极结构221后，第一初始掺杂层181分别位于第一金属栅极结构221两侧的第一鳍部111中。形成第二金属栅极结构222后，第二掺杂层182分别位于第二金属栅极结构122两侧的第二鳍部112中。

形成第一介质开口231和第二介质开口232后，进行凹槽处理工艺，使第一初始掺杂层181形成第一掺杂层，第一掺杂层中具有凹槽，所述第一掺杂层的顶部表面暴露出凹槽，所述凹槽在第一鳍部111宽度方向的两侧侧壁表面为第一掺杂层的表面。

本实施例中，形成第一介质开口231和第二介质开口232后，且在进行凹槽处理工艺之前，第二掺杂层182的侧壁具有第二鳍侧墙142，且第二掺杂层182和第二鳍侧墙142上具有第二侧墙膜190。

在进行凹槽处理工艺的过程中，第二区b的第二侧墙膜190和第二鳍侧墙142能够保护第二掺杂层182。在进行凹槽处理工艺之前，第一介质开口231还暴露出第一区a的隔离层103。

下面参考图15至图18具体介绍凹槽处理工艺的过程。

参考图15，图15为在图14基础上的示意图，回刻蚀部分第一初始掺杂层181以降低第一初始掺杂层181的高度，使第一初始掺杂层181形成第一过渡掺杂层184，第一过渡掺杂层184上具有位于第一鳍部111中的凹陷240，所述凹陷240在第一鳍部111宽度方向上的两侧侧壁具有第一鳍侧墙191。

回刻蚀部分第一初始掺杂层181的深度为3nm～10nm。若刻蚀第一初始掺杂层181的深度过大，导致第一过渡掺杂层184的高度较小，后续由第一过渡掺杂层184形成的第一掺杂层的侧壁高度较小，第一掺杂层表面的总面积的增加会受到影响；若刻蚀第一初始掺杂层181的深度过小，导致凹陷240的深度较小，而凹陷240的深度决定了后续掩膜侧墙的高度，导致掩膜侧墙的高度过小，掩膜侧墙作为刻蚀第一过渡掺杂层184的掩膜作用降低。

回刻蚀部分第一初始掺杂层181以降低第一初始掺杂层181的高度的工艺为干刻工艺，参数包括：采用的气体包括碳氟基气体。

参考图16，在凹陷240的侧壁形成掩膜侧墙250，所述掩膜侧墙250和第一鳍侧墙191接触。

所述掩膜侧墙250的材料为sin、sicn、sibn或sion。

所述掩膜侧墙250的厚度为2nm～10nm。所述掩膜侧墙250的厚度指的是掩膜侧墙250在第一鳍部111宽度方向上的尺寸。所述掩膜侧墙250的厚度选择此范围的意义在于：若掩膜侧墙250的厚度大于10nm，导致凹陷240在第一鳍部111宽度方向上两侧掩膜侧墙250之间的距离较小，掩膜侧墙250暴露出的第一过渡掺杂层184的面积较小，后续刻蚀第一过渡掺杂层184以形成第一掺杂层的工艺窗口较小，后续在刻蚀第一过渡掺杂层184的过程中，刻蚀气体难以达到刻蚀区域，导致刻蚀第一过渡掺杂层184的深度受到限制；若掩膜侧墙250的厚度小于2nm，导致在后续刻蚀第一过渡掺杂层184的过程中，掩膜侧墙250的掩膜作用较小。

在凹陷240的侧壁形成掩膜侧墙250的步骤包括：在所述凹陷240的侧壁和底部、第一鳍侧墙191的表面以及半导体衬底100上形成掩膜侧墙材料层；回刻蚀掩膜侧墙材料层直至暴露出第一过渡掺杂层184顶部表面和第一鳍侧墙191的顶部表面，形成所述掩膜侧墙250。

需要说明的是，在形成掩膜侧墙250的过程中，还在第一鳍侧墙191的外侧壁、以及第一介质开口231的侧壁、第一介质开口231的侧壁、第二侧墙膜190的部分表面形成掩膜侧墙250的材料，进行凹陷处理工艺之后，去除相应的掩膜侧墙250的材料。

参考图17，以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184，使第一过渡掺杂层184形成第一掺杂层183，第一掺杂层183中具有凹槽，所述第一掺杂层183的顶部表面暴露出凹槽，所述凹槽在第一鳍部111宽度方向的两侧侧壁表面为第一掺杂层183的表面。

以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184的工艺包括各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。

在一个实施例中，以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184的深度占据第一过渡掺杂层184厚度的20％～100％，第一过渡掺杂层184的厚度为在半导体衬底100表面法线方向上的尺寸。选择此范围的意义在于：若刻蚀第一过渡掺杂层184的深度占据第一过渡掺杂层184厚度小于20％，导致第一掺杂层183表面面积相对于第一过渡掺杂层184表面面积增加的程度较小，降低第一掺杂层183和后续第一金属硅化物层之间接触电阻的程度较小。

本实施例中，所述第一掺杂层183中凹槽在第一鳍部111宽度方向上的剖面形状为“u”形。在其它实施中，第一掺杂层中凹槽在第一鳍部宽度方向上的剖面形状为其它形状。

对于第一掺杂层的顶部表面向外突出的情况，第一掺杂层表面面积的增大受限于第一掺杂层在(100)晶面法线方向的生长速率。而本实施例中，通过刻蚀第一过渡掺杂层184而形成具有所述凹槽的第一掺杂层183，因此所述凹槽的深度能够通过刻蚀工艺进行控制，第一掺杂层183表面面积的增大无需受限于第一掺杂层183的生长速率，能够使所述凹槽的深度较深，有利于第一掺杂层183表面面积的增大。

本实施例中，所述第一区a用于形成n型鳍式场效应晶体管，第二区b用于形成p型鳍式场效应晶体管，第一掺杂层183的材料为掺杂第一离子的硅，第二掺杂层182的材料为掺杂第二离子的锗硅。相应的，仅在第一掺杂层183中形成所述凹槽，而在第二掺杂层183中未形成相应的凹槽，因此避免第二掺杂层183对p型鳍式场效应晶体管中沟道的应力损失，避免因应力损失降低p型鳍式场效应晶体管中沟道中载流子的迁移率。

参考图18，以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184后，去除所述掩膜侧墙250(参考图17)。

去除掩膜侧墙250的工艺为湿刻蚀工艺或干刻工艺。

本实施例中，还包括：以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184后，去除第一鳍侧墙191。去除第一鳍侧墙191和掩膜侧墙250，以暴露出第一掺杂层183的顶部表面和侧壁表面。

本实施例中，还包括：以掩膜侧墙250和第一鳍侧墙191为掩膜刻蚀第一过渡掺杂层184后，去除第二介质开口232底部的第二鳍侧墙142和第二区b的第二侧墙膜190，以暴露出第二掺杂层182的顶部表面和侧壁表面，第二介质开口232的底部还暴露出第二区b的隔离层103。

本实施例中，在一道刻蚀工艺中，去除掩膜侧墙250、第一鳍侧墙191、第二鳍侧墙142和第二侧墙膜190，简化了工艺。

进行所述凹槽处理工艺后，在第一掺杂层183的外侧壁和顶部表面、以及所述凹槽的内壁形成第一金属硅化物层，在第二掺杂层182的顶部表面和侧壁表面形成第二金属硅化物层。具体的，去除第一鳍侧墙191和掩膜侧墙250后，在第一掺杂层183的表面形成第一金属硅化物层；去除第二掺杂层182侧壁的第二鳍侧墙142后，在第二掺杂层182的表面形成第二金属硅化物层。

下面参考图19至图20介绍形成第一金属硅化物层和第二金属硅化物层的方法。

参考图19，在第一介质开口231的侧壁和底部、第一掺杂层183的外侧壁和顶部表面、以及所述凹槽的内壁表面、第二介质开口232的侧壁和底部、第二掺杂层182的侧壁表面和顶部表面、以及层间介质层210的顶部表面形成金属层260。

所述金属层260的材料为ti、co或ni。本实施例中，金属层260的材料为ti。形成所述金属层260的工艺为沉积工艺，如溅射工艺。

本实施例中，还包括：在金属层260的表面形成阻挡层270。所述阻挡层270的材料为氮化钛或氮化钽。形成所述阻挡层270的工艺为沉积工艺，如化学气相沉积工艺。

参考图20，进行退火工艺，使第一掺杂层183的外侧壁和顶部表面、以及所述凹槽的内壁的金属层260和第一掺杂层183表面材料反应形成第一金属硅化物层281，使第二掺杂层182侧壁表面和顶部表面的金属层260和第二掺杂层182表面材料反应形成第二金属硅化物层282。

本实施例中，阻挡层270在进行退火工艺之前形成，在退火工艺的过程中，阻挡层270能够保护金属层260，避免金属层260被氧化。在其它实施例中，阻挡层在退火工艺之后形成。

本实施例中，还包括：形成第一金属硅化物层281和第二金属硅化物层282后，在第一介质开口231中形成第一插塞，在第二介质开口232中形成第二插塞。

参考图21，形成第一金属硅化物层281和第二金属硅化物层282后，在第一介质开口231和第二介质开口232中、以及层间介质层210上形成插塞材料层290。

所述插塞材料层290的材料为金属，如钨。形成所述插塞材料层290的工艺为沉积工艺。本实施例中，所述插塞材料层290位于阻挡层270表面。

参考图22，平坦化所述插塞材料层290、阻挡层270和金属层260直至暴露出层间介质层210的顶部表面，使第一介质开口231中的插塞材料层290形成第一插塞291，使第二介质开口232中的插塞材料层290形成第二插塞292。

所述第一插塞291和第一金属硅化物层281之间、第一插塞291和层间介质层210之间、以及第一插塞291和第一区a隔离层103之间具有阻挡层270。第一区a的阻挡层270用于阻挡第一插塞291的原子扩散。

所述第二插塞292和第二金属硅化物层282之间、第二插塞292和层间介质层210之间、以及第二插塞292和第二区b隔离层103之间具有阻挡层270。第二区b的阻挡层270用于阻挡第二插塞292的原子扩散。

相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图20，包括：半导体衬底100，半导体衬底100上具有第一鳍部111；位于第一鳍部111中的第一掺杂层183，第一掺杂层183中具有凹槽，所述第一掺杂层183的顶部表面暴露出凹槽，所述凹槽在第一鳍部111宽度方向的两侧侧壁表面为第一掺杂层183的表面；位于第一掺杂层183外侧壁和顶部表面、以及所述凹槽的内壁表面的第一金属硅化物层281。

所述第一掺杂层183中凹槽在第一鳍部111宽度方向上的剖面形状包括“u”形。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。