一种静电保护用LEMDS_SCR器件的制作方法

本发明涉及微电子领域，特别涉及一种静电保护用lemds_scr器件。

背景技术：

随着半导体卡紧日趋小型化、高密度和多功能，特别像便携式产品等对主板面积要求比较严格，很容易受到静电放电（electro-staticdischarge,esd）的影响，在soi工艺下的横向扩散金属氧化物半导体可控硅保护器件（laterallydiffusedmetaloxidesemiconductor-siliconcontrolledrectifier,ldmos-scr）广泛应用于ldmos的esd保护，在人体放电模式（human-bodymodel,hbm）事件下能起到有效的esd保护作用。但是在组件充电模式（charged-devicemodel,cdm）事件下ldmos-scr却不能起到有效的保护作用，这主要是因为cdm事件的特点是速度快、过充大，但是ldmos-scr其开启时间较长，在cdm事件到来时不能及时开启，导致电压过冲击穿栅氧化层从而造成内部核心电路的瘫痪。

如图1所示，为了改善ldmos的抗esd性能，可以采用内嵌scr的ldmos结构(ldmos_scr)，即在传统的ldmos结构中的漏端增加一个p+注入区来增加一个寄生的scr，利用scr优越的esd性能来泄放大电流。然而，这种ldmos_scr结构的维持电压vhold相比于普通ldmos的vhold电压值大大降低，远低于高压功率管的电源电压，从而易导致器件正常工作时发生闩锁（latch_up），使得器件不受前级驱动的控制，甚至导致器件损毁。

因而现有技术还有待改进和提高。

技术实现要素：

鉴于上述现有技术的不足之处，本发明的目的在于提供一种静电保护用lemds_scr器件，可以在cdm事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

为了达到上述目的，本发明采取了以下技术方案：

一种静电保护用lemds_scr器件，包括深埋氧层、p型陷区、衬底和n型漂移区，所述衬底位于所述深埋氧层的上方，所述p型陷区和n型漂移区位于所述衬底的表面，所述n型漂移区远离p型陷区的一侧具有p+掺杂区和n+掺杂区，所述p+掺杂区和n+掺杂区的下方设置有一个嵌入的p+注入区，所述嵌入的p+注入区位于n型漂移区里面。

所述的静电保护用lemds_scr器件中，所述p+掺杂区与所述n+掺杂区相邻，所述p+掺杂区相比n+掺杂区更靠近p型陷区。

所述的静电保护用lemds_scr器件中，所述p型陷区具有与源极金属相连的n+源区和p+接触区，所述p+接触区与所述n+源区不接触。

所述的静电保护用lemds_scr器件中，所述p型陷区和所述n型漂移区相互接触或不接触。

所述的静电保护用lemds_scr器件中，所述p+掺杂区和n+掺杂区均位于所述嵌入的p+注入区的表面上。

所述的静电保护用lemds_scr器件中，所述衬底为p+衬底。

相较于现有技术，本发明提供的静电保护用lemds_scr器件，包括深埋氧层、p型陷区、衬底和n型漂移区，所述衬底位于所述深埋氧层的上方，所述p型陷区和n型漂移区位于所述衬底的表面，所述n型漂移区远离p型陷区的一侧具有p+掺杂区和n+掺杂区，所述p+掺杂区和n+掺杂区的下方设置有一个嵌入的p+注入区，所述嵌入的p+注入区位于n型漂移区里面。本发明通过在p+掺杂区与n+掺杂区下掺杂嵌入的p+注入区，使得n+区域／p+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发n漂移区／p+衬底的反向pn结，从而使得寄生scr加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

附图说明

图1为现有的lemds_scr器件的结构图。

图2为本发明提供的静电保护用lemds_scr器件的结构图。

图3为lemds_scr器件的测试系统的等效原理图。

图4为现有的lemds_scr器件与本发明提供的静电保护用lemds_scr器件的测试开启时间对比图。

具体实施方式

本发明提供一种静电保护用lemds_scr器件，可以在cdm事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图2，本发明提供的一种静电保护用lemds_scr器件，包括深埋氧层1、p型陷区2、衬底3和n型漂移区4，所述衬底3位于所述深埋氧层1的上方，所述p型陷区2和n型漂移区4位于所述衬底3的表面，所述n型漂移区4远离p型陷区2的一侧具有p+掺杂区5和n+掺杂区6，本发明通过在n型漂移区4，即ldmos-scr器件结构的漏端引入了n+掺杂区6，增加了漏区的偏置电阻，使漏区形成正向偏置的pn结，在esd事件到来时，可以很好的缩短开启时间，提高ldmos-scr器件的开启速度。

进一步来说，本发明在所述p+掺杂区5和n+掺杂区6的下方设置有一个嵌入的p+注入区7，所述嵌入的p+注入区7位于n型漂移区4里面，在cdm事件发生时，n+掺杂区6／p+注入区7相对于n型漂移区4／衬底2有着较高的掺杂浓度使得其率先发生雪崩击穿，产生的大量非平衡载流子流经源区的p＋引出端，因为偏置寄生scr中的npn所需要的电流是固定的，所以降低了对n型漂移区4／衬底2反向击穿所产生的非平衡在流子，进而降低了n型漂移区4／衬底的雪崩击穿电压，从而降低了整体的触发电压，从而使得寄生scr可以加速开启，从而降低了ldmos-scr器件的开启时间，在cdm事件下可以起到有效的esd保护作用。

本发明通过在p+掺杂区与n+掺杂区下掺杂嵌入的p+注入区，使得n+区域／p+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发n漂移区／p+衬底的反向pn结，从而使得寄生scr加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

具体来说，请参阅图2，所述p+掺杂区5与所述n+掺杂区6相邻，所述p+掺杂区5相比n+掺杂区6更靠近p型陷区3。

优选的实施例中，所述p型陷区3具有与源极金属相连的n+源区8和p+接触区9，所述p+接触区9与所述n+源区8不接触。

进一步的实施例中，所述p型陷区3和所述n型漂移区4相互接触或不接触，本发明对此不作限定。

请参阅图2，本发明中所述p+掺杂区5和n+掺杂区6均位于所述嵌入的p+注入区7的表面上，通过在漏区p+掺杂区5与n+掺杂区6下掺杂嵌入的p+注入区7，使得n+掺杂区6／p+注入区7率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发n型漂移区4／衬底2的反向pn结，从而使得寄生scr加速开启。开启之后嵌入的p+注入区7还能够在漏区附近起到很好的整流作用，使得漏区附近的电流分布的更均匀。

优选的实施例中，所述衬底为p+衬底。

在具体对lemds_scr器件的开启时间进行测试时，请参阅图3，首先设置一个可以有效的模拟cdm事件的打击效果的超快传输线脉冲（very-fasttransmissionlinepulsing，vf-tlp)测试系统。系统中给定输入信号为一个电压幅值为50v的脉冲电压，上升时间与下降时间都设置为0.2ns，持续时间为5ns。它产生的脉冲信号经过50欧姆的串联电阻后作用到待测试的lemds_scr器件上，即被测器件（deviceundertest，dut）。

定义esd保护器件在vf-tlp测试下的开启时间为瞬态电压的峰值与［稳定值（3ns－5ns平均）＋（峰值－稳定值）／10］的时间差，请参阅图4，从tcad仿真结果可以看出本发明提供的的ldmos-scr器件相比传统的ldmos-scr器件提高了开启速度，降低了开启时间，从而使其在cdm事件下能够起到更有效的保护。

综上所述，本发明提供的静电保护用lemds_scr器件，包括深埋氧层、p型陷区、衬底和n型漂移区，所述衬底位于所述深埋氧层的上方，所述p型陷区和n型漂移区位于所述衬底的表面，所述n型漂移区远离p型陷区的一侧具有p+掺杂区和n+掺杂区，所述p+掺杂区和n+掺杂区的下方设置有一个嵌入的p+注入区，所述嵌入的p+注入区位于n型漂移区里面。本发明通过在p+掺杂区与n+掺杂区下掺杂嵌入的p+注入区，使得n+区域／p+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发n漂移区／p+衬底的反向pn结，从而使得寄生scr加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。