本申请要求于2017年1月9日在美国专利商标局提交的美国临时申请no.62/443,934的优先权，其公开通过引用全部并入本文。
本发明构思涉及制造纳米片晶体管的方法，并且更具体地，涉及制造包括内间隔件的纳米片晶体管间隔件的方法。
背景技术：
由于鳍场效应晶体管(finfet)中的鳍宽度接近5nm，沟道宽度变化可能引起不期望的变化性和迁移率损失。正在研究纳米片fet作为鳍场效应晶体管的替代品。纳米片fet是多栅极晶体管。在多栅极晶体管中，提供了在衬底上形成的鳍状或纳米线状的硅本体，在所述硅本体的表面上形成栅极。
多栅极晶体管包括内间隔件和侧壁间隔件等等。通常通过对侧壁间隔件的附加工艺来形成内间隔件。例如，在制作侧壁间隔件并使源极/漏极区凹陷之后，通过湿法蚀刻或气相蚀刻去除来形成用于内间隔件的空间。然后，通过电介质材料沉积形成内间隔件。
在通过选择性外延生长来制造源极/漏极区时，内间隔件的电介质材料被轻微蚀刻以露出沟道材料。然而，由于存在内间隔件的附加电介质材料，因此可以存在可以形成源极/漏极凹部的减小开口区域。此外，由于内间隔件区域由气相蚀刻控制的湿度限定，因此可能无法精确控制内间隔件的厚度。
技术实现要素：
在本发明构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。
在本发明构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；在所述最上面的沟道层上在栅极之间沉积氧化物层；在pmos区域中在氧化物层上沉积多晶硅层或氮化物层；去除在所述pmos区域中在氧化物层上沉积的多晶硅层或氮化物层；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。
在本发明构思的示例性实施例中，提供了一种纳米片晶体管的制造方法，所述方法包括：在衬底上形成多个牺牲层和多个沟道层，其中所述牺牲层和所述沟道层交替布置；在最上面的沟道层上形成多个栅极，其中所述栅极彼此间隔开；在所述栅极的每一个上形成掩模；在所述最上面的沟道层上在栅极之间沉积氧化物层；在nmos区域中在氧化物层上沉积多晶硅层或氮化物层；去除在所述nmos区域中在氧化物层上沉积的多晶硅层或氮化物层；选择性地蚀刻所述栅极之间的牺牲层，其中通过所述蚀刻去除所述栅极之间的所述牺牲层；沿着所述栅极的侧壁并且在已经去除了所述牺牲层区域中沉积间隔件材料；以及蚀刻所述间隔件材料以沿着所述栅极的侧壁形成侧壁间隔件并且在所述沟道层之间形成内间隔件。
附图说明
图1a至图1d示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法；
图2a至图2f示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法；
图3a至图3f示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法；以及
图4示出了根据本发明构思的示例性实施例的起始结构。
具体实施方式
现在将下文参考附图更全面地描述本发明构思的示例性实施例。然而，本发明构思可以用多种不同形式来体现，并且不应当被解释为受到本文阐述的实施例的限制。贯穿说明书和附图，相同附图标记可以表示相同元件。
在本发明构思的示例性实施例中，公开了同时形成内间隔件和侧壁间隔件的间隔件工艺。为了在纳米片之间制造内间隔件，在利用充当支撑梁和掩模的多晶栅结构制作侧壁间隔件之前，释放纳米片的扩散区域。
例如，在本发明构思的示例性实施例中，在利用充当支撑梁和掩模的多晶栅结构进行间隔件沉积之前，通过湿法蚀刻或气相蚀刻来形成用于内间隔件的空间。这样，可以在与用于形成侧壁间隔件相同的工艺中形成内间隔件。另外，在释放扩散区域之前在源极/漏极区域上的离子注入工艺使得选择性蚀刻成为可能，这是因为由于离子注入工艺引起的暴露区域的蚀刻速率增加。因此，对内间隔件区域进行更加精细的控制。换句话说，可以更精确地控制内间隔件的厚度和位置。
图1a至图1d示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法。
具体而言，图1a至图1d示出了用于侧壁间隔件和内间隔件的单一间隔件工艺。对内间隔件的控制通过离子注入工艺和选择性蚀刻来完成。在图1a至图1d中，示出了将单一沟道材料用于nmos和pmos的情况。
如图1a所示，衬底100具有交替堆叠在其上的层110和120。衬底100可以是例如体硅。替代地，衬底100可以是硅衬底或由其他材料制成的衬底，所述其他材料包括例如锗、硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓，但本发明构思的示例性实施例不限于此。衬底100也可以是在底座衬底上形成的外延层。
层110可以是牺牲层，并且层120可以是纳米片沟道层。牺牲层110和沟道层120可以由彼此不同的半导体材料制成。例如，牺牲层110可以由硅锗构成，并且沟道层120可以由硅构成。然而，本发明构思不限于此。例如，牺牲层110可以包括半导体材料或结晶的金属材料。在pmos的情况下，沟道层120可以包括具有高空穴迁移率的材料，并且在nmos的情况下，沟道层120可以包括具有高电子迁移率的材料。
一旦选择了用于牺牲层110和沟道层120的材料，则该工艺包括在衬底100上生长牺牲材料和沟道(或有源)材料的交替层的叠层。
当在最上层上使用掩模时，可以通过在牺牲层110和沟道层120的叠层上进行蚀刻工艺来形成鳍结构。鳍结构可以形成在衬底100上并从衬底100突出。然后在鳍结构上形成栅结构130a、130b和130c，以与鳍结构交叉。栅结构130a、130b和130c可以包括多晶硅。然而，本发明构思不限于此。在下文中，栅结构130a、130b和130c可以称为多晶栅极，或者是多个。
鳍结构的示例如图4中所示。例如，参考图4，示出了沿第一方向延伸的鳍结构410和沿与第一方向交叉的第二方向延伸的栅结构420。应该理解的是，在图4中示出了单栅结构420。对栅结构图案化以形成图1a至图1d中所示的多个栅结构。还应该理解的是，图1a至图1d示出的栅结构的数量仅仅是示例性的。换句话说，可以存在三个以上的栅结构。
在形成和图案化栅结构130a、130b和130c之后，可以在栅结构130a、130b和130c的顶表面上沉积硬掩模140a、140b和140c。硬掩模140a、140b和140c可以由氮化硅构成，但是本发明构思不限于此。
现在参考图1b，在根据本发明构思的示例性实施例的方法中，栅结构130a、130b和130c之间的区域可以经受离子注入工艺。离子注入工艺是可选的。然而，例如工艺可以提高硅锗牺牲层110的蚀刻速率。
在离子注入工艺之后，可以选择性地蚀刻牺牲层110。这导致从栅结构130a、130b和130c之间的区域去除牺牲层110，由此在沟道层120之间形成空的空间110a和110b。
蚀刻可以是湿法蚀刻或气相蚀刻。因此，例如选择性地去除未被多晶硅栅结构130a、130b和130c覆盖的硅锗牺牲层110。
现在参考图1c，间隔件材料150沉积在栅结构130a、130b和130c的上表面和侧壁表面上。间隔件材料150进一步沉积在空的空间110a和110b中以及栅结构130a、130b和130c之间的最上面的沟道层120上。间隔件材料150可以包括电介质材料，例如氮化硅。然而，本发明构思不限于此。例如，间隔件材料150可以仅包括硅或者仅包括氮化物。间隔件材料150也可以是碳氧氮化硅。
现在参考图1d，可以对间隔件材料150进行蚀刻以在栅结构130a、130b和130c之间的源极/漏极凹陷中形成侧壁间隔件160和内间隔件170。
因此，在本发明构思的示例性实施例中，由于多晶硅栅结构用作支撑梁和掩模，并且由于在间隔件材料沉积之前形成了用于内间隔件的空间，所以侧壁间隔件和内间隔件可以同时形成并且精细地控制内间隔件的厚度和位置。
图2a至图2f示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法。
图2a至图2f示出了在图1a至图1d中示出的工艺的变型。具体而言，图2a至图2f包括用于不同沟道类型材料的附加步骤。在图2a至图2f中，去除nmos区域并保留pmos区域。
现在参考图2a，可以提供与图1a所示相同的结构。但是，在图2a至图2f中，层110可以是nmos层。此外，层120可以是pmos层。在图2b中，氧化物层210可以沉积在图2a中的部分结构上。此外在图2b中，可以在氧化物层210的顶部上沉积多晶硅层(或氮化物层)220。更具体地说，多晶硅层220沉积在pmos区域中的氧化物层210上。
执行光刻图案化和湿法蚀刻以去除多晶硅层220。所得到的结构如图2c所示。在这个阶段，由于pmos区域被多晶硅层220保护，所以nmos区域(例如，sige)可以打开。相应地，在图2d中，从栅结构130a、130b与130c之间的区域去除nmos层110，以在pmos层120之间形成空的空间110a与110b。图2e和图2f中的图像对应于图1c和图1d中的图像，因此将不提供其重复描述。
图3a至图3f示出了根据本发明构思的示例性实施例的纳米片晶体管的制造方法。
图3a至图3f示出了在图1a至图1d中示出的工艺的变型。具体而言，图3a至图3f包括用于不同沟道类型材料的附加步骤。在图3a至图3f中，去除pmos区域并保留nmos区域。
现在参考图3a，可以提供与图1a所示的基本相同的结构，因此将不提供其重复描述。但是，在图2a至图2f中，层110可以是nmos层。此外，层120可以是pmos层。在图3b中，与图2b类似，氧化物层310可以沉积在图3a中的部分结构上。此外在图3b中，可以在氧化物层310的顶部上沉积多晶硅层(或氮化物层)320。更具体地说，多晶硅层320沉积在nmos区域中的氧化物层310上。
执行光刻图案化和湿法蚀刻以去除多晶硅层320。所得到的结构如图3c所示。在这个阶段，由于nmos区域被多晶硅320保护，所以pmos区域(例如si)可以打开。相应地，在图3d中，从栅结构130a、130b与130c之间的区域去除pmos层120，以在nmos层110之间形成空的空间310a与310b。
图3e和图3f中的图像对应于图1c和图1d中的图像，其中间隔件材料150沉积在栅结构130a、130b和130c的上表面和侧壁表面上。然而，间隔件材料150进一步沉积在空的空间310a和310b中以及栅结构130a、130b和130c之间的最上面的nmos层110上。在图3f中，可以对间隔件材料150进行蚀刻以在栅结构130a、130b和130c之间的源极/漏极凹陷中形成侧壁间隔件160和内间隔件170。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。