本发明涉及半导体制造和光电成像技术领域，特别涉及一种图像传感器及其形成方法。
背景技术：
近年来，由于集成电路设计技术和工艺水平的提高，cmos图像传感器(cis，cmosimagesensor)因其固有的诸如像元内放大、列并行结构，集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。同时，低成本、单芯片、低功耗和设计简单等优点使cmos图像传感器在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中广泛应用。
白色像素(wp，whitepixel)是指在无光照条件下cis器件输出的dn值大于64的像素数量，它是评估cis器件性能的一个重要指标，直接反应器件成像质量。因此，提高cis器件wp性能，即：降低白色像素点(wpcount)是cis器件制造工艺的一个长期目标。
然而，现有的cis制程工艺中，所述白色像素点中值在565左右，晶圆边缘(waferedge)高值易造成良率的失效。
技术实现要素：
本发明解决的技术问题是提供一种图像传感器，以改善白像素现象。
为解决上述技术问题，本发明实施例提供一种图像传感器的形成方法，包括：提供基底；在所述基底表面形成第一外延层；在部分第一外延层内形成第一掺杂区，所述第一掺杂区内具有第一掺杂离子；形成所述第一掺杂区之后，在所述第一外延层的表面形成第二外延层；在部分所述第二外延层内形成第二掺杂区，所述第二掺杂区与第一掺杂区相接触，所述第二掺杂区内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反。
可选的，所述第一外延层的材料包括硅；所述第一外延层的形成工艺包括第一外延生长工艺。
可选的，第一掺杂区的形成方法包括：在部分所述第一外延层表面形成第一掩膜层；以所述第一掩膜层为掩膜，在第一外延层内掺入第一掺杂离子；以所述第一掩膜层为掩膜，在第一外延层内掺入第一掺杂离子的工艺包括第一离子注入工艺；所述第一离子注入工艺的参数包括：第一掺杂离子的注入剂量为1e15原子数/平方厘米～2.5e15原子数/平方厘米，注入能量为400千电子伏～1750千电子伏。
可选的，所述第一外延层的厚度为2微米～4微米。
可选的，所述第二外延层的材料包括硅；所述第二外延层的形成工艺包括第二外延生长工艺。
可选的，所述第二掺杂区的形成方法包括：在部分所述第二外延层表面形成第二掩膜层；以所述第二掩膜层为掩膜，在所述第二外延层内掺入第二掺杂离子；以所述第二掩膜层为掩膜，在所述第二外延层内掺入第二掺杂离子的工艺包括第二离子注入工艺；所述第二离子注入工艺的参数包括第三掺杂离子的注入浓度为：1e15原子数/平方厘米～2.5e15原子数/平方厘米。
可选的，所述第二外延层的厚度为1.5微米～2微米。
可选的，所述第一掺杂区底部到第二外延层顶部的距离为：1.8微米～3微米。
可选的，所述第一掺杂区底部到第二外延层底部的距离为：0.3微米～1微米。
可选的，形成所述第一掺杂区之后，形成第二外延层之前，所述形成方法还包括：在所述第一掺杂区两侧的第一外延层内形成第三掺杂区，所述第三掺杂区内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述第一掺杂区与第二掺杂区和第三掺杂区之间形成光电二极管。
可选的，形成第二外延层之后，形成第二掺杂区之前，所述形成还包括：在部分第二外延层内形成隔离结构；形成第二掺杂区之后，所述形成方法还包括：在所述第二外延层表面形成栅极结构，所述栅极结构包括相对的第一侧和第二侧，所述第一掺杂区和第二掺杂区位于栅极结构的第一侧；在所述栅极结构第一侧的第二外延层内形成浮置扩散区。
本发明还提供一种图像传感器，包括：基底；位于所述基底表面的第一外延层；位于部分第一外延层内的第一掺杂区，所述第一掺杂区内具有第一掺杂离子；位于所述第一外延层的表面的第二外延层；位于部分所述第二外延层内的第二掺杂区，所述第二掺杂区与第一掺杂区相接触，所述第二掺杂区内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反。
可选的，所述第一外延层的材料包括硅。
可选的，所述第一外延层的厚度为：2微米～4微米。
可选的，所述第二外延层的材料包括硅。
可选的，所述第二外延层的厚度为：1.5微米～2微米。
可选的，所述第一掺杂区两侧的第一外延层内还具有第三掺杂区，所述第三掺杂区内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述第一掺杂区与第二掺杂区和第三掺杂区之间形成光电二极管。
可选的，所述图像传感器还包括：位于第二外延层表面的栅极结构，所述第一掺杂区和第二掺杂区位于栅极结构的一侧；位于所述栅极结构相对另一侧的第二外延层内的浮置扩散区；位于部分所述第二外延层内的隔离结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的图像传感器的形成方法中，部分第一外延层用于形成第一掺杂区，部分第二外延层用于形成第二掺杂区。第一掺杂区内的第一掺杂离子的导电类型与第二掺杂区内的第二掺杂离子的导电类型相反，因此，所述第一掺杂区和第二掺杂区形成光电二极管。形成所述第二外延层之前，在所述第一外延层内形成所述第一掺杂区，使得形成所述第一掺杂区的过程中，第一掺杂离子无需穿过第二外延层，而只需穿过部分第一外延层，即：所述第一掺杂离子的路径较小，使得形成所述第一掺杂区所需能量较小，则有利于减少第一掺杂离子路径周围的缺陷，进而降低暗电流，改善白像素现象。
附图说明
图1至图2是一种图像传感器的形成方法各步骤的结构示意图；
图3至图10是本发明图像传感器的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，图像传感器的白像素的现象较严重。
图1至图2是一种图像传感器的形成方法各步骤的结构示意图。
请参考图1，提供基底100；在所述基底100表面形成外延层101。
请参考图2，在部分所述外延层101内形成第一掺杂区102、位于第一掺杂区102两侧的第二掺杂区103、以及位于第一掺杂区102和第二掺杂区103表面的第三掺杂区104，所述第一掺杂区102内具有第一掺杂离子，第二掺杂区103内具有第二掺杂离子，第三掺杂区104内具有第三掺杂离子，第二掺杂离子与第三掺杂离子的导电类型相同，第一掺杂离子与第二掺杂离子的导电类型相反。
上述方法中，所述第二掺杂离子与第三掺杂离子的导电类型相同，第一掺杂离子与第二掺杂离子的导电类型相反，因此，所述第一掺杂区102与第二掺杂区103和第三掺杂区104之间形成光电二极管。由于所述第一掺杂区102被第二掺杂区103和第三掺杂区104环绕，因此，第一掺杂区102与第二掺杂区103和第三掺杂区104之间的接触面积较大，则有利于提高光电二极管的满阱容量。
所述第一掺杂区102的形成工艺包括：离子注入工艺。然而，由于所述第一掺杂区102位于外延层101内，且所述第一掺杂区102底部到外延层101表面的距离较大，使得形成第一掺杂区102所需的注入能量较高，具体的，注入能量为1000千电子伏～3000千电子伏。在所述离子注入工艺过程中，由于注入能量较高，因此，第一掺杂离子路径上产生的缺陷较多，而所述缺陷在后续退火处理过程也难以修复，所述缺陷容易引起暗电流，导致白像素现象较严重，不利于提高图像传感器的性能。
为解决所述技术问题，本发明提供了一种图像传感器的形成方法，包括：形成第二外延层之前，在所述第一外延层内形成第一掺杂区，使得形成第一掺杂区所需的能量较小，第一掺杂区内第一掺杂离子路径周围的缺陷较少，有利于降低暗电流，改善白像素现象。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明图像传感器的形成方法一实施例各步骤的结构示意图。
请参考图3，提供基底200；在所述基底200表面形成第一外延层201。
在本实施例中，所述基底200材料为单晶硅。在其他实施例中，所述基底的材料包括：硅锗、单晶锗、碳化硅、绝缘体上硅(soi)、绝缘体上锗或者ⅲ-ⅴ族化合物。
所述第一外延层201的材料包括硅，所述第一外延层201的形成工艺包括：第一外延生长工艺。
采用第一外延生长工艺形成的第一外延层201的质量较好，且可通过控制第一外延生长工艺的参数，精确控制第一外延层201的厚度。
所述第一外延层201的厚度为：2微米～4微米。
选择所述第一外延层201的厚度的意义在于：若所述第一外延层201的厚度小于2微米，使得后续形成的部分第一掺杂区和第二掺杂区位于基底200内，使得第一掺杂区和第二掺杂区的性能较差，不利于提高图像传感器的性能；若所述第一外延层201的厚度大于4微米，使得采用第一外延生长工艺形成第一外延层201的成本过高。
所述第一外延层201的厚度较小，使得后续在所述第一外延层201内形成第一掺杂区和第三掺杂区所需的注入能量较小，则在注入路径周围产生的缺陷较小，有利于降低暗电流，改善白像素现象。
所述第一外延层201内具有第五掺杂离子，在所述第一外延层201内掺入第五掺杂离子的工艺包括：原位掺杂工艺。
在本实施例中，所述第五掺杂离子的导电类型为p型，如：硼离子或者bf2+离子。在其他实施例中，所述第五掺杂离子的导电类型为n型，如：磷离子或者砷离子。
请参考图4，在部分所述第一外延层201表面形成第一掩膜层202；以所述第一光刻胶202为掩膜，在所述第一外延层201内形成第一掺杂区203，所述第一掺杂区203内具有所述第一掺杂离子。
所述第一掩膜层202的材料包括氮化硅或者氮化钛。所述第一掩膜层202用于作为形成第一掺杂区203的掩膜。
以所述第一掩膜层202为掩膜，在所述第一外延层201内形成第一掺杂区203的工艺包括：第一离子注入工艺。
在本实施例中，所述第一离子注入工艺的参数包括：第一掺杂离子包括硼离子，注入剂量为1e15原子数/平方厘米～2.5e15原子数/平方厘米，注入能量为400千电子伏～1750千电子伏。
后续在第一外延层201表面形成第二外延层，在形成第二外延层之前，形成第一掺杂区203，使得第一掺杂离子仅需穿过部分的所述第一外延层201，而无需穿过后续形成的第二外延层，则在所述第一外延层201内形成第一掺杂区203所需的注入能量较小，使得第一掺杂离子路径周围产生的缺陷较小，后续通过退火工艺能够修复，因此，有利于降低暗电流，改善白像素现象。
所述第一掺杂区203与后续位于第一掺杂区203两侧的第三掺杂区和位于第一掺杂区203顶部的第二掺杂区之间形成光电二极管。
请参考图5，形成所述第一掺杂区203之后，去除所述第一掩膜层202；去除所述第一掩膜层202之后，形成第三掩膜层204，所述第三掩膜层204暴露出第一掺杂区203两侧的部分第一外延层201顶部表面；以所述第三掩膜层204为掩膜，在所述第一外延层201内形成第三掺杂区205，所述第三掺杂区205内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反。
去除所述第一掩膜层202的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第三掩膜层204用于形成第三掺杂区205的掩膜。
以所述第三掩膜层204为掩膜，形成第三掺杂区205的工艺包括：第三离子注入工艺。
所述第三掺杂离子为n型离子，如：磷离子或者砷离子。
在本实施例中，所述第三掺杂离子为磷离子，所述第三离子注入工艺的参数包括：注入剂量为1e15原子数/平方厘米～2.5e15原子数/平方厘米。
所述第三掺杂离子与第一掺杂离子的导电类型相反，因此，第一掺杂区203与第三掺杂区205以及后续形成的第二掺杂区之间形成光电二极管。
请参考图6，在所述第一外延层201、第一掺杂区203和第三掺杂区205表面形成第二外延层206。
所述第二外延层206的材料包括硅，所述第二外延层206的形成工艺包括：第二外延生长工艺。
所述第二外延层206内具有第六掺杂离子，在所述第二外延层206内掺入第六掺杂离子的工艺包括：原位掺杂工艺。
在本实施例中，所述第六掺杂离子的导电类型为p型，如：硼离子或者bf2+离子。在其他实施例中，所述第六掺杂离子的导电类型为n型，如：磷离子或者砷离子。
采用第二外延生长工艺生成的第二外延层206的质量较好，有利于提高图像传感器的性能。
所述第二外延生长工艺为高温制程工艺，所述高温制程工艺易驱动第一掺杂区203内的第一掺杂离子、以及第三掺杂区205内的第三掺杂离子向第二外延层206内扩散。
所述第二外延层206的厚度为：1.5微米～2微米。
所述第一掺杂区203底部到第二外延层206顶部的距离为：1.8微米～3微米。第一掺杂区203底部到第二外延层206底部的距离为：0.3微米～1微米。
部分第二外延层206用于后续形成第二掺杂区。形成所述第二掺杂区之前，所述形成方法还包括：在部分第二外延层206内形成隔离结构，具体请参考图7。
请参考图7，去除部分第二外延层206，在所述第二外延层206内形成隔离开口(图中未标出)；在所述隔离开口内形成隔离结构207。
所述隔离开口的形成步骤包括：在所述第二外延层206表面形成第五掩膜层(图中未示出)，所述第五掩膜层暴露出部分第二外延层206的顶部表面；以所述第五掩膜层为掩膜，刻蚀所述第二外延层206，形成所述隔离开口。
所述第五掩膜层的材料包括氮化硅或者氮化钛。所述第五掩膜层用于形成隔离开口的掩膜。
以所述第五掩膜层为掩膜，刻蚀所述第二外延层206的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述隔离开口用于后续容纳隔离结构207。
所述隔离开口的深度为：150埃～350埃。
所述隔离结构207的形成步骤包括：在所述第二外延层206表面、以及隔离开口内形成隔离材料层；平坦化所述隔离材料层，直至暴露出第二外延层206的顶部表面，在所述隔离开口内形成隔离结构207。
所述隔离材料层的材料包括氧化硅或者氮氧化硅，所述隔离材料层的形成工艺包括：流体化学气相沉积工艺。
平坦化所述隔离材料层的工艺包括：化学机械研磨工艺。
所述隔离结构207用于实现图像传感器不同器件之间的电隔离。
请参考图8，形成所述隔离结构207之后，在所述第一掺杂区203和第二掺杂区205顶部的第二外延层206内形成第二掺杂区208，所述第二掺杂区208内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反。
所述第二掺杂区208的形成工艺包括：在所述第二外延层206和隔离结构207表面形成第二掩膜层(图中未示出)，所述第二掩膜层暴露出第一掺杂区203和第二掺杂区205上第二外延层206的表面；以所述第二掩膜层为掩膜，在所述第二外延层206内形成第二掺杂区208。
所述第二掩膜层的材料包括氮化硅或者氮化钛，所述第二掩膜层用于作为形成第二掺杂区208的掩膜。
以所述第二掩膜层为掩膜，在所述第二外延层206内形成第二掺杂区208的工艺包括：第二离子注入工艺。
第二掺杂离子为n型离子，在本实施例中，所述第二掺杂离子为磷离子，所述第三离子注入工艺的参数包括：注入剂量为1e15原子数/平方厘米～2.5e15原子数/平方厘米。
所述第一掺杂区203与第二掺杂区208和第三掺杂区205之间形成光电二极管，且所述第一掺杂区203与第二掺杂区208和第三掺杂区205的接触面积较大，因此，所述光电二极管的满阱容量较大，所述光电二极管用于吸收光子产生电子，则所述光电二极管产生的电子较多。
请参考图9，形成所述第二掺杂区208之后，在所述第二外延层206表面形成栅极结构209，所述栅极结构209包括第一侧1，所述第一掺杂区203、第二掺杂区208和第三掺杂区205位于栅极结构209的第一侧1。
所述栅极结构209包括：栅介质层(图中未标出)和位于栅介质层表面的栅极层(图中未标出)。
所述栅介质层的材料包括：氧化硅，所述栅极层的材料包括：硅。
所述栅极结构209还包括与第一侧1相对的第二侧2，所述栅极结构209的第二侧2用于后续形成浮置扩散区。
所述栅极结构209用于将光电二极管产生的电子传输至后续形成的浮置扩散区内。
请参考图10，在所述栅极结构209第二侧2的第二外延层206内形成浮置扩散区210，所述浮置扩散区210内具有第四掺杂离子，所述第四掺杂离子的导电类型与第一掺杂离子的导电类型相反。
所述浮置扩散区210的形成步骤包括：在所述栅极结构209的侧壁和顶部表面、部分第二外延层206和隔离结构207表面形成第四掩膜层(图中未示出)，所述第四掩膜层暴露出栅极结构209第二侧2部分第二外延层206的顶部表面；以所述第四掩膜层为掩膜，在栅极结构209第二侧2的第二外延层206内形成浮置扩散区210。
所述第四掩膜层的材料包括氮化硅或者氮化钛。所述第四掩膜层用于形成浮置扩散区210的掩膜，在形成浮置扩散区210的过程中，保护栅极结构209第一侧1的第二外延层206和隔离结构207。
以所述第四掩膜层为掩膜，在栅极结构209第二侧2的第二外延层206内形成浮置扩散区210的工艺包括：第四离子注入工艺。
所述第四掺杂离子为n型离子，如：磷离子或者砷离子。
所述浮置扩散区210用于存储光电二极管产生的电子。
相应的，本发明还提供一种图形传感器，请参考图10，包括：
基底200；
位于所述基底200表面的第一外延层201；
位于部分第一外延层201内的第一掺杂区203，所述第一掺杂区203内具有第一掺杂离子；
位于所述第一外延层201的表面的第二外延层206；
位于部分所述第二外延层206内的第二掺杂区208，所述第二掺杂区208内具有第二掺杂离子，所述第二掺杂离子的导电类型与第一掺杂离子的导电类型相反。
所述第一外延层201的材料包括硅；所述第一外延层201的厚度为：2微米～4微米。
所述第二外延层206的材料包括硅；所述第二外延层206的厚度为：1.5微米～2微米。
所述第一掺杂区203两侧的第一外延层201内还具有第三掺杂区205，所述第三掺杂区205内具有第三掺杂离子，所述第三掺杂离子的导电类型与第一掺杂离子的导电类型相反；所述第一掺杂区203与第二掺杂区208和第三掺杂区205之间形成光电二极管。
所述图像传感器还包括：位于第二外延层206表面的栅极结构209，所述第一掺杂区203和第二掺杂区208位于栅极结构209的一侧；位于所述栅极结构209相对另一侧的第二外延层206内的浮置扩散区210；位于部分所述第二外延层206内的隔离结构207。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。