本发明涉及半导体装置、半导体装置的制造方法及电力变换装置。
背景技术：
当前，在家电产品、电动汽车、或铁路等广泛的领域中使用的逆变器装置多数情况是对感应电动机等电感性负载进行驱动。逆变器装置是使用多个电力用半导体装置而构成的，该电力用半导体装置是IGBT(insulated gate bipolar transistor)或MOSFET(metal-oxide-semiconductor field-effect transistor)等开关元件、以及续流二极管(下面，简称为“二极管”)等。逆变器装置谋求高效率、小功率，因此市场上要求电力用半导体装置的高性能化和低成本化。
为了电力用半导体装置的高性能化和低成本化，开发了沟槽MOS栅极构造，半导体衬底的薄板化，将IGBT和二极管内置于同一半导体衬底而一体化的反向导通型IGBT(RC-IGBT：Reverse Conducting IGBT)等。
作为与RC-IGBT相关的现有技术文献，例如有专利文献1至4。专利文献1公开了同时设置有MOS晶体管单元和二极管单元的半导体装置。专利文献1的半导体装置具备第1沟槽和第2沟槽。在第1沟槽的内部形成有栅极绝缘膜和栅极电极，在第2沟槽的内部填埋有发射极电极。
在专利文献2中公开了，使RC-IGBT的进行二极管动作的区域的接触孔宽度大于进行IGBT动作的接触孔宽度。
在专利文献3中提出了，关于发射极电极的铝硅与半导体衬底的接合，在IGBT区域是经由阻挡金属和钨插塞而接合的，在二极管区域是直接接合的。
专利文献4公开了下述结构，即，在二极管区域，不经由钨插塞而是将阳极层和铝电极直接接合。但是，二极管区域的第1电极是钛(Ti)、钛钨(TiW)或氮化钛(TiN)等阻挡金属，另一方面，IGBT区域的第1电极是铝，两者的材料不同，因此会产生使用了半导体装置的装配工艺中的问题。例如，必须变更导线键合的条件。另外，在制造方法中，在IGBT区域形成阻挡金属之前，需要进行铝的形成以及去除的工序，因此有可能发生铝向基极层的扩散、或对基极层产生蚀刻损伤。
专利文献1：日本特开2009-027152号公报
专利文献2：日本专利第5937413号公报
专利文献3：国际公开第2016/080269号
专利文献4：日本特开2015-106695号公报
就现有的RC-IGBT而言，在IGBT区域设置半导体衬底、阻挡金属、钨插塞以及表面电极的层叠构造。该层叠构造是在IGBT通常会形成的构造，该层叠构造也设置于同一半导体衬底之上的二极管区域。但是，就二极管区域而言，p型阳极层与阻挡金属的接触电阻大，因此作为其对策，在p型阳极层与阻挡金属之间设置高浓度的p+型阳极层。
然而，存在下述课题，即，p+型阳极层的杂质浓度越高，在导通动作时的载流子的供给量变得越多，因此截止动作时的载流子排出大幅度变慢。
在专利文献3中，通过仅在IGBT区域使用阻挡金属和钨插塞，在二极管区域将铝硅和p型阳极层直接接合，从而解决了上述课题。但是，由于在IGBT区域使用了钨插塞，因此存在制造成本变高这样的课题。
另外，在专利文献4中，在IGBT区域未使用钨插塞，但是在IGBT区域和二极管区域使用了不同材质的表面电极。因此，存在下述问题，即，在使用了半导体装置的装配工艺中，必须在IGBT区域和二极管区域对导线键合的条件进行变更等，应用不同的工艺条件。
技术实现要素：
本发明就是为了解决上述的课题而提出的，其目的在于针对半导体装置实现良好的二极管特性和低成本性，该半导体装置在一个半导体衬底之上同时设置有开关元件区域和二极管区域。
本发明涉及的半导体装置具备：半导体基体、第1电极、层间绝缘膜以及阻挡金属。半导体基体具备一个主面以及另一个主面，该半导体基体具备从一个主面横跨至另一个主面而构成晶体管的晶体管区域和从一个主面横跨至另一个主面而构成二极管的二极管区域。第1电极横跨于晶体管区域和二极管区域之上，形成于半导体基体的一个主面之上。半导体基体在晶体管区域，在一个主面侧具备MOS栅极构造。层间绝缘膜将MOS栅极构造的栅极电极覆盖，具备将MOS栅极构造的半导体层露出的接触孔。阻挡金属形成于接触孔的内部。第1电极进入至接触孔，在接触孔的内部经由阻挡金属与MOS栅极构造的半导体层接触，与半导体基体的二极管区域处的半导体层直接接触。
发明的效果
就本发明涉及的半导体装置而言，MOS栅极构造的半导体层经由阻挡金属与第1电极接触，另一方面，二极管区域的半导体层以并未经由阻挡金属的状态与第1电极接触。因此，不需要为了降低接触电阻而在二极管区域设置高浓度的阳极层，能够得到良好的二极管特性。另外，第1电极进入至接触孔的内部，从而与MOS栅极构造的半导体层接触，因此不需要钨插塞等昂贵的插塞接触，能够低成本地制造半导体装置。
附图说明
图1是本发明的前提技术涉及的IGBT的剖视图。
图2是本发明的前提技术涉及的二极管的剖视图。
图3是本发明的前提技术涉及的RC-IGBT的剖视图。
图4是本发明涉及的RC-IGBT的剖视图。
图5是本发明涉及的RC-IGBT的要部放大图。
图6是表示本发明涉及的RC-IGBT的第1制造方法的流程图。
图7是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图8是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图9是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图10是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图11是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图12是对本发明涉及的RC-IGBT的第1制造方法进行说明的剖视图。
图13是表示本发明涉及的RC-IGBT的第2制造方法的流程图。
图14是对本发明涉及的RC-IGBT的第2制造方法进行说明的剖视图。
图15是对本发明涉及的RC-IGBT的第2制造方法进行说明的剖视图。
图16是对本发明涉及的RC-IGBT的第2制造方法进行说明的剖视图。
图17是表示电力变换系统的结构的框图，在该电力变换系统中应用了本发明涉及的电力变换装置。
标号的说明
1 n-型漂移层，2 p型基极层，5 沟槽，6 栅极绝缘膜，7 栅极电极，9 n型缓冲层，10 p型集电极层，11 层间绝缘膜，12 阻挡金属，13 接触孔，14 钨插塞，15 发射极电极，16 集电极(collector)电极(electrode)，21 p型阳极层，24 阳极电极，25 阴极电极，26 伪栅极电极，31 第1电极，32 第2电极，33 MOS栅极构造，34 二极管构造，35 半导体基体，104A 晶体管区域，104B 二极管区域，304 表面电极，400 电源，500 电力变换装置，501 主变换电路，502 驱动电路，503 控制电路，600 负载。
具体实施方式
下面，一边参照附图一边对实施方式进行说明。附图是示意性地示出的，因此在不同的附图分别示出的图像的尺寸以及位置的相互关系不一定是准确的，可能会适当变更。另外，在下面的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称以及功能也是相同的。因此，有时会省略关于它们的详细说明。
另外，在下面的说明中，有时会使用“上”、“下”、“侧”、“底”、“表”或者“背”等表示特定的位置以及方向的术语，但这些术语只是为了使对实施方式的内容进行理解变得容易，出于方便起见所使用的，并非是对实际实施时的方向作出限定。
另外，针对半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们调换，将第1导电型设为p型，将第2导电型设为n型。另外，n+型表示与n型相比杂质浓度高，n-型表示与n型相比杂质浓度低。同样地，p+型表示与p型相比杂质浓度高，p-型表示与p型相比杂质浓度低。
<A.前提技术>
作为本发明的前提技术，对沟槽栅极型的IGBT、二极管、RC-IGBT的结构进行说明。首先，对沟槽栅极型的IGBT进行说明。图1是沟槽栅极型的IGBT 101的剖视图。IGBT 101具备：n-型漂移层1、p型基极层2、n型缓冲层9、n+型发射极层4、栅极绝缘膜6、栅极电极7、p型集电极层10、p+型基极层3、发射极电极15、阻挡金属12、钨插塞14以及集电极电极16。
在n-型漂移层1的上表面形成p型基极层2。在p型基极层2的上表面选择性地形成n+型发射极层4和p+型基极层3。n+型发射极层4是包围p+型基极层3而形成的。在n-型漂移层1的下表面依次形成n型缓冲层9、p型集电极层10。在p型集电极层10的下表面形成集电极电极16。
形成多个沟槽5，该沟槽5从n+型发射极层4的上表面将n+型发射极层4和p型基极层2贯穿而到达至n-型漂移层1。在沟槽5的内壁填埋有栅极绝缘膜6和栅极电极7。栅极电极7隔着栅极绝缘膜6而与p型基极层2相对。
IGBT 101通过沟槽MOS栅极构造使沟道密度增加，使n-型漂移层1变薄，由此实现低损耗化。如果使n-型漂移层1变薄，则需要在截止时从p型基极层2与n-型漂移层1的pn结延伸的耗尽层的阻挡部，因此作为阻挡部设置与n-型漂移层1相比杂质浓度高的n型缓冲层9。但是，n型缓冲层9的有无是根据产品用途而确定的，根据产品用途，有时不设置n型缓冲层9。
在IGBT 101的导通时，通过p型基极层2、n+型发射极层4、栅极绝缘膜6以及栅极电极7形成n沟道MOSFET，电流以p型集电极层10、n型缓冲层9、n-型漂移层1、p型基极层2、n+型发射极层4的路径流动。即，p型基极层2、n+型发射极层4、栅极绝缘膜6以及栅极电极7是晶体管构造。
栅极电极7的上表面被层间绝缘膜11覆盖，由此实现栅极电极7与发射极电极15的绝缘。在层间绝缘膜11形成有接触孔13，从接触孔13露出p+型基极层3和n+型发射极层4。p+型基极层3具备将在截止时产生的载流子清除的效果和使与发射极电极15的接触电阻降低的效果。
在层间绝缘膜11之上和接触孔13的内壁形成阻挡金属12。阻挡金属12在接触孔13处与p+型基极层3以及n+型发射极层4的上表面接触。在接触孔13处，从阻挡金属12的上方填埋钨插塞14。钨插塞14用于实现设计规则的微细化。
阻挡金属12通过与硅半导体衬底接触而硅化，具备降低与n+型发射极层4以及p+型基极层3的接触电阻的效果。另外，具备防止在形成钨插塞14时使用的WF6气体与硅半导体衬底反应而使硅半导体衬底被化学蚀刻的效果。如果针对接触孔13使用钨插塞14，则就阻挡金属12而言，为了得到上述效果，通常使用过渡金属，例如钛、氮化钛的多层构造。
在阻挡金属12以及钨插塞14之上形成发射极电极15。就发射极电极15而言，通常使用铝合金。发射极电极15经由阻挡金属12以及钨插塞14而与n+型发射极层4以及p+型基极层3接合。上述为IGBT 101的结构。
接下来，对二极管的结构进行说明。图2是二极管102的剖视图。二极管102是依次层叠了阴极电极25、n+型阴极层23、n-型漂移层1、p型阳极层21以及阳极电极24的构造。
就阳极电极24而言，通常使用与p型扩散层形成良好的欧姆接触的铝合金。
在二极管102导通时，电流以p型阳极层21、n-型漂移层1、n+型阴极层23的路径流动。即，p型阳极层21以及n-型漂移层1是二极管构造。
接下来，对RC-IGBT的结构进行说明。图3是RC-IGBT 103的剖视图。RC-IGBT 103是将IGBT和二极管内置于同一半导体衬底的结构，将内置IGBT的区域设为IGBT区域103A，将内置二极管的区域设为二极管区域103B。在IGBT区域103A，集中形成有多个IGBT单元，在二极管区域103B，集中形成有多个二极管单元。
RC-IGBT 103在IGBT区域103A，具备：n-型漂移层1、p型基极层2、p+型基极层3、n+型发射极层4、栅极绝缘膜6、栅极电极7、n型缓冲层9、p型集电极层10、阻挡金属12、钨插塞14以及层间绝缘膜11。上述结构与图1示出的IGBT 101相同。
另外，在IGBT区域103A，p+型基极层3以及n+型发射极层4经由阻挡金属12以及钨插塞14与第1电极31接合。第1电极31被IGBT区域103A和二极管区域103B共用，在IGBT区域103A作为发射极电极起作用，在二极管区域103B作为阳极电极起作用。就第1电极31而言，通常使用铝合金。
另外，在IGBT区域103A，在p型集电极层10的下表面形成有第2电极32。第2电极32也形成于二极管区域103B，被IGBT区域103A和二极管区域103B共用。第2电极32在IGBT区域103A作为集电极电极起作用，在二极管区域103B作为阴极电极起作用。就第2电极32而言，通常使用铝合金。
RC-IGBT 103在二极管区域103B具备：n-型漂移层1、p型阳极层21以及n+型阴极层23。上述结构与图2示出的二极管102相同。并且，RC-IGBT 103在二极管区域103B，在n-型漂移层1与n+型阴极层23之间具备n型缓冲层9，在p型阳极层21之上具备p+型阳极层22。在IGBT区域103A和二极管区域103B，共同使用n-型漂移层1和n型缓冲层9。
在二极管区域103B形成沟槽5，该沟槽5从p+型阳极层22的上表面将p+型阳极层22以及p型阳极层21贯穿而到达至n-型漂移层1。在沟槽5的内壁形成栅极绝缘膜6和伪栅极电极26。伪栅极电极26通常被浮置或者与第1电极31接地。
与IGBT区域103A同样地，层间绝缘膜11、阻挡金属12以及钨插塞14也设置于二极管区域103B。即，第1电极31在二极管区域103B，经由钨插塞14以及阻挡金属12与p+型阳极层22接触。在这里，如果使阻挡金属12和p型阳极层21直接接触，则欧姆性差，接触电阻变大，因此通过高浓度的p+型阳极层22实现有效的接触电阻的降低。
上述是RC-IGBT 103的结构。如上所述，在RC-IGBT 103的二极管区域103B设置有高浓度的p+型阳极层22，该p+型阳极层22用于使与阻挡金属12的接触电阻降低。但是，存在下述问题，即，p+型阳极层22的杂质浓度越高，在二极管导通时的载流子的供给量变得越多，因此在二极管的截止时的载流子排出变慢。
<B.实施方式1>
在本发明的实施方式1中，通过在RC-IGBT的二极管区域不形成阻挡金属而解决上述问题。
<B-1.结构>
图4是本发明的实施方式1涉及的半导体装置即RC-IGBT 104的剖视图。RC-IGBT 104将IGBT和二极管内置于同一半导体衬底。将RC-IGBT 104的内置晶体管的区域设为晶体管区域104A，将内置二极管的区域设为二极管区域104B。在这里，就半导体衬底而言，例如使用包含硅(Si)的衬底。
如果将RC-IGBT 104与在前提技术中说明的RC-IGBT 103的结构进行比较，则在晶体管区域104A和二极管区域104B不具备钨插塞，在二极管区域104B中进一步不具备p+型阳极层22、层间绝缘膜11以及阻挡金属12。就RC-IGBT 104的晶体管区域104A而言，在层间绝缘膜11的接触孔13填埋有第1电极31，而不是填埋钨插塞14。在RC-IGBT 104的二极管区域104B，p型阳极层21与第1电极31直接接触。除上述以外的RC-IGBT 104的结构与RC-IGBT 103相同，因此省略说明。
在RC-IGBT 104的晶体管区域104A，通过n-型漂移层1、p型基极层2、p+型基极层3、n+型发射极层4、栅极绝缘膜6以及栅极电极7而构成MOS栅极构造33。另外，在RC-IGBT 104的二极管区域104B，通过n-型漂移层1和p型阳极层21而构成具备pn结的二极管构造34。在本说明书中，将由MOS栅极构造33、二极管构造34、n型缓冲层9、p型集电极层10以及n+型阴极层23构成的结构称为半导体基体35。另外，将半导体基体35的图4的纸面的上侧的面称为一个主面35A，将下侧的面称为另一个主面35B。
即，RC-IGBT 104在晶体管区域104A，在半导体基体35的一个主面35A侧具备MOS栅极构造33。
另外，半导体基体35在晶体管区域104A，在另一个主面35B侧具备p型集电极层10，晶体管区域104A构成IGBT。
就RC-IGBT 104而言，从半导体基体35的一个主面35A起，在深度方向(图4的上下方向)形成有多个沟槽5。在图4中，沟槽5分别设置于晶体管区域104A和二极管区域104B，但在二极管区域104B也可以不形成沟槽5。关于沟槽5的进深方向，并不进行限定，但配置为在多个沟槽5之间进深方向是相同的。在图4的例子中，在晶体管区域104A和二极管区域104B，所有沟槽5的进深方向相同。
在晶体管区域104A，也可以在p型基极层2的下方设置n型的载流子存储(Carrier Stored：CS)层。
在二极管区域104B，在半导体基体35的一个主面35A侧设置有被沟槽5包围的p型阳极层21。p型阳极层21的杂质浓度是以得到所期望的正向电压的方式设定的。
图4示出了二极管区域104B的伪栅极电极26未被层间绝缘膜11覆盖的情况，但也可以被覆盖。
就阻挡金属12而言，例如使用作为过渡金属的钛。将降低与n+型发射极层4的接触电阻作为目的，在与半导体衬底的界面将阻挡金属12硅化。阻挡金属包含氮化钛、碳化钛、或者钛硅化物。
就第1电极31而言，使用Al-Si、Al-Cu、Al-Si-Cu等铝合金。铝合金中的除铝以外的成分的含量优选大于或等于0.1％，以抑制向硅半导体衬底的相互扩散。
不使用插塞接触而是将第1电极31填埋于层间绝缘膜11的接触孔13，由此实现低成本且良好的半导体装置。层间绝缘膜11的厚度、形状以及开口尺寸等对第1电极31向接触孔13的填埋性产生影响。图5是层间绝缘膜11的接触孔13周边的放大图。作为一个例子，在将图5所示的层间绝缘膜11的下表面处的接触孔13的开口宽度13a设为500nm，将层间绝缘膜11的上表面处的接触孔13的开口宽度13b设为800nm，将层间绝缘膜11的厚度11a设为500nm的情况下，对于第1电极31向接触孔13的填埋性来说没有问题。相邻的2个沟槽5之间的距离即间距宽度5a能够以考虑到与上述的接触孔13的各部分尺寸之间的均衡的方式进行设定。例如，如果将接触孔13的各部分的尺寸设为如上所述，则能够将间距宽度5a设为2.4μm。
在二极管区域104B未设置阻挡金属。p型阳极层21未与阻挡金属接合，而是与第1电极31直接接触，因此能够得到低的接触电阻。通过将铝合金用于第1电极31，能够防止在第1电极31与p型阳极层21之间铝成分和硅成分的相互扩散。此外，在二极管区域104B的伪栅极电极26与晶体管区域104A的栅极电极7同样地被层间绝缘膜11覆盖的情况下，也可以在将伪栅极电极26覆盖的层间绝缘膜11的至少一部分的表面形成阻挡金属12。这是由于，只要阻挡金属12不与p型阳极层21接合，就能够得到低的接触电阻。
第1电极31是从晶体管区域104A横跨至二极管区域104B而形成的。即，就RC-IGBT 104的上表面而言，晶体管区域104A和二极管区域104B均通过第1电极31而通用化。因此，在使用RC-IGBT 104而对封装件进行制造的装配工艺中，在晶体管区域104A和二极管区域104B不需要变更导线键合等的条件。
<B-2.第1制造方法>
接下来，对RC-IGBT 104的第1制造方法进行说明。图6是在RC-IGBT 104的第1制造方法中，表示从表面元件构造的形成直至第1电极31的形成为止的工序的流程图。另外，图7至图12是表示第1制造方法中的RC-IGBT 104的制造中途的状态的剖视图。
首先，对MOS栅极构造33和二极管构造34进行制作(步骤S1)。具体而言，在晶体管区域104A，在n-型漂移层1的上表面形成p型基极层2，在p型基极层2的上表面选择性地形成p+型基极层3和n+型发射极层4。接下来，形成沟槽5，该沟槽5从n+型发射极层4的上表面将n+型发射极层4和p型基极层2贯穿。然后，在沟槽5的内壁形成栅极绝缘膜6，然后在沟槽5内填埋栅极电极7。在二极管区域104B，在n-型漂移层1的上表面形成p型阳极层21。然后，形成沟槽5，该沟槽5从p型阳极层21的上表面将p型阳极层21贯穿。然后，在沟槽5的内壁形成栅极绝缘膜6，然后在沟槽5内填埋伪栅极电极26。如上所述，完成图7所示的构造。
接下来，在MOS栅极构造33以及二极管构造34的上表面形成层间绝缘膜11(步骤S2)。这样，得到图8所示的构造。
然后，通过光刻，在层间绝缘膜11之上形成抗蚀掩模36。抗蚀掩模36在晶体管区域104A的层间绝缘膜11之上选择性地具备开口。使用抗蚀掩模36，在晶体管区域104A的层间绝缘膜11形成接触孔13(步骤S3)。例如，能够通过使用了三氟甲烷(CHF3)或四氟甲烷(CF4)等的反应性离子蚀刻(Reactive Ion Etching：RIE)、或者氟类的湿式蚀刻而形成接触孔13。这样，得到图9所示的构造。然后，将抗蚀掩模36去除。
接下来，从晶体管区域104A横跨至二极管区域104B，在接触孔13和层间绝缘膜11之上形成阻挡金属12(步骤S4)。阻挡金属12是通过溅射而堆积的，其主要成分是钛等过渡金属。阻挡金属12通过与在接触孔13露出的硅类的p+型基极层3或n+型发射极4接触，从而在接触界面被硅化。另外，在溅射之后，通过氮气气氛中的热处理，阻挡金属12的表面被氮化。这样，得到图10所示的构造。即，阻挡金属成为依次层叠了钛硅化物、钛以及氮化钛的构造。
接下来，在晶体管区域104A形成抗蚀掩模37，使用抗蚀掩模37而将二极管区域104B的阻挡金属12和层间绝缘膜11去除(步骤S5)。二极管区域104B的阻挡金属12和层间绝缘膜11是通过使用了三氟甲烷或四氟甲烷等的RIE等干式蚀刻而去除的。通过干式蚀刻将二极管构造34之上的层间绝缘膜11和阻挡金属12一次性地去除，从而成为低成本的工艺。这样，得到图11所示的构造。然后，将抗蚀掩模37去除。
接下来，横跨晶体管区域104A和二极管区域104B，通过溅射进行铝合金的堆积，由此形成第1电极31(步骤S6)。在晶体管区域104A，第1电极31是进入至接触孔13内而形成的。这样，得到图12所示的构造。然后，形成n-型漂移层1的下表面侧的构造，即形成n型缓冲层9、p型集电极层10、n+型阴极层23以及第2电极32，完成图4示出的RC-IGBT 104。
<B-3.效果>
实施方式1涉及的RC-IGBT 104具备半导体基体35和第1电极31。半导体基体35具备一个主面35A和另一个主面35B，半导体基体35具备晶体管区域104A和二极管区域104B，其中，该晶体管区域104A从一个主面35A横跨至另一个主面35B而构成晶体管，该二极管区域104B从一个主面35A横跨至另一个主面35B而构成二极管。第1电极31横跨于晶体管区域104A和二极管区域104B之上，形成于半导体基体35的一个主面35A之上。半导体基体35在晶体管区域104A，在一个主面35A侧具备MOS栅极构造33。RC-IGBT 104具备层间绝缘膜11和阻挡金属12。层间绝缘膜11将MOS栅极构造33的栅极电极7覆盖，具备将MOS栅极构造33的半导体层露出的接触孔13。阻挡金属12形成于接触孔13的内部。第1电极31进入至接触孔13，在接触孔13的内部经由阻挡金属12而与MOS栅极构造33的半导体层接触，与半导体基体35的二极管区域104B处的半导体层直接接触。
根据上述结构，MOS栅极构造33的半导体层与阻挡金属12接触，因此和直接与第1电极31接触的情况相比，接触电阻变低。另外，能够抑制第1电极31的金属材料即Al等和半导体层的材料即Si等的相互扩散。另外，二极管区域104B的半导体层即p型阳极层21与第1电极31直接接触，因此即使不将p型阳极层设为高浓度也能够降低接触电阻。另外，由于不存在高浓度的p型阳极层，因此不会使截止时的载流子排出变慢。另外，由于在晶体管区域104A和二极管区域104B共用第1电极，因此在使用了RC-IGBT 104的装配工艺中，能够在晶体管区域104A和二极管区域104B使导线键合或焊料润湿性这样的条件相同。另外，使第1电极31进入至接触孔13而与MOS栅极构造33的半导体层接触，由此不需要使用钨插塞等昂贵的接触插塞，因此能够降低RC-IGBT 104的制造成本。
另外，RC-IGBT 104的第1制造方法具备下述工序：(a)在半导体基体35的一个主面35A侧形成MOS栅极构造33和二极管构造34的工序；(b)在MOS栅极构造33和二极管构造34之上形成层间绝缘膜11的工序；(c)在MOS栅极构造33之上的层间绝缘膜11开设使MOS栅极构造33的半导体层露出的接触孔13的工序；(d)在接触孔13内的半导体层之上以及层间绝缘膜11之上形成阻挡金属12的工序；(e)将二极管构造34之上的层间绝缘膜11和阻挡金属12去除的工序；以及(f)在接触孔13内以及二极管构造34之上形成第1电极31的工序。根据该制造方法，能够制造RC-IGBT 104，而完全不使不必要的电极层与p型阳极层21接合。
<C.实施方式2>
<C-1.第2制造方法>
在实施方式2中，对RC-IGBT 104的第2制造方法进行说明。图13是表示RC-IGBT 104的第2制造方法的流程图。如图13所示，第2制造方法的步骤S1至S4和步骤S6与图6示出的第1制造方法相同，不同点仅在于取代图6的步骤S5而进行步骤S5A和步骤S5B。即，第2制造方法的在将阻挡金属12形成于IGBT区域104A和二极管区域104B的整个面之后，从二极管区域104B将阻挡金属12去除的方法与第1制造方法不同。
从图13的步骤S1至步骤S4与第1制造方法相同，因此省略说明。在步骤S4之后，在IGBT区域104A形成抗蚀掩模37，使用抗蚀掩模37而将二极管区域104B的阻挡金属12和层间绝缘膜11去除(步骤S5A)。在第1制造方法中，通过RIE等干式蚀刻将二极管区域104B的层间绝缘膜11完全去除，但在第2制造方法中，为了不使p型阳极层21露出而使层间绝缘膜11以一部分的膜厚残留。在图14中，将步骤S5A中残留的层间绝缘膜作为层间绝缘膜11A而示出。层间绝缘膜11的一部分的去除是通过使用了三氟甲烷或四氟甲烷等的RIE等干式蚀刻而进行的。残留的层间绝缘膜11A的厚度并不特别限定。
接下来，将抗蚀掩模37去除，形成新的抗蚀掩模38。抗蚀掩模38也与抗蚀掩模37同样地，在二极管区域104B具备开口，但是如图15所示，其开口与抗蚀掩模37的开口相比略小。即，抗蚀掩模38与二极管区域104B的端部重叠。
接下来，通过使用了抗蚀掩模38的湿式蚀刻而将层间绝缘膜11A完全去除(步骤S5B)。在这里，例如使用氟类的湿式蚀刻。在将层间绝缘膜11A去除而使p型阳极层21露出时，使用湿式蚀刻而不是干式蚀刻，由此能够抑制对p型阳极层21的损伤。此外，在湿式蚀刻中，阻挡金属12的蚀刻速率高，侧向蚀刻量变多，但如上所述，抗蚀掩模38与二极管区域104B的端部重叠，因此IGBT区域104A侧的阻挡金属12不会由于侧向蚀刻而被去除。
接下来，横跨IGBT区域104A和二极管区域104B，通过溅射进行铝合金的堆积，由此形成第1电极31(步骤S6)。这样，得到图16所示的构造。然后，形成n-型漂移层1的下表面侧的构造，即形成n型缓冲层9、p型集电极层10、n+型阴极层23以及第2电极32，完成图4示出的RC-IGBT 104。
<C-2.效果>
另外，RC-IGBT 104的第2制造方法具备下述工序，即：(a)在半导体基体35的一个主面35A侧形成MOS栅极构造33和二极管构造34的工序；(b)在MOS栅极构造33和二极管构造34之上形成层间绝缘膜11的工序；(c)在MOS栅极构造33之上的层间绝缘膜11开设使MOS栅极构造33的半导体层露出的接触孔13的工序；(d)在接触孔13内的半导体层之上以及层间绝缘膜11之上形成阻挡金属12的工序；(e)将二极管构造34之上的层间绝缘膜11和阻挡金属12去除的工序；以及(f)在二极管构造34之上形成第1电极31的工序，工序(e)具备：(e1)通过干式蚀刻将二极管构造34之上的层间绝缘膜11的一部分的膜厚和阻挡金属12去除的工序；以及(e2)通过湿式蚀刻将工序(e1)中残留的二极管构造34之上的层间绝缘膜11去除的工序。这样，对于将二极管区域104B的阻挡金属12去除而使p型阳极层21露出时的蚀刻处理，使用湿式蚀刻而不是干式蚀刻，由此能够抑制由蚀刻产生的对p型阳极层21的损伤。
<D.实施方式3>
本实施方式是将实施方式1、2中说明的RC-IGBT 104应用于电力变换装置。本发明不限定于特定的电力变换装置，下面作为实施方式3，对将本发明应用于三相逆变器的情况进行说明。
图17是表示电力变换系统的结构的框图，在该电力变换系统中应用了本实施方式涉及的电力变换装置。
图17所示的电力变换系统由电源400、电力变换装置500、负载600构成。电源400是直流电源，向电力变换装置500供给直流电力。电源400能够由各种电源构成，例如能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成电源400。
电力变换装置500是连接于电源400与负载600之间的三相逆变器，将从电源400供给的直流电力变换为交流电力，将交流电力供给至负载600。电力变换装置500如图17所示，具备：主变换电路501，其将直流电力变换为交流电力而输出；驱动电路502，其输出对主变换电路501的各开关元件进行驱动的驱动信号；以及控制电路503，其将对驱动电路502进行控制的控制信号输出至驱动电路502。
负载600是由从电力变换装置500供给的交流电力驱动的三相电动机。此外，负载600不限定于特定的用途，是搭载于各种电气设备的电动机，例如作为面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机而使用。
下面，对电力变换装置500的详细内容进行说明。主变换电路501具备开关元件和续流二极管(未图示)，通过开关元件进行通断，从而将从电源400供给的直流电力变换为交流电力，供给至负载600。主变换电路501的具体的电路结构存在各种结构，但本实施方式涉及的主变换电路501是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反向并联的6个续流二极管构成。对主变换电路501的各开关元件和各续流二极管应用在实施方式1、2中说明的RC-IGBT 104。6个开关元件两个两个串联而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。并且，各上下桥臂的输出端子即主变换电路501的3个输出端子与负载600连接。
驱动电路502生成对主变换电路501的开关元件进行驱动的驱动信号，供给至主变换电路501的开关元件的控制电极。具体而言，按照来自后述的控制电路503的控制信号，将使开关元件成为接通状态的驱动信号和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号是大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路503以向负载600供给所期望的电力的方式对主变换电路501的开关元件进行控制。具体而言，基于应供给至负载600的电力，计算主变换电路501的各开关元件应成为接通状态的时间(接通时间)。例如，能够通过与应输出的电压相应地对开关元件的接通时间进行调制的PWM控制而对主变换电路501进行控制。并且，以下述方式将控制指令(控制信号)输出至驱动电路502，即，在各时刻向应成为接通状态的开关元件输出接通信号，向应成为断开状态的开关元件输出断开信号。驱动电路502按照该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在本实施方式涉及的电力变换装置中，将在实施的形1、2中说明的RC-IGBT 104用作主变换电路501的开关元件，因此能够实现良好的二极管特性和低成本性。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明不限定于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在向单相负载供给电力的情况下，也可以将本发明应用于单相的逆变器。另外，在向直流负载等供给电力的情况下，也能够将本发明应用于DC/DC转换器、AC/DC转换器。
另外，就应用了本发明的电力变换装置而言，不限定于上述的负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触器供电系统的电源装置，并且，还能够用作太阳能发电系统、蓄电系统等的功率调节器。
此外，本发明在该发明的范围内能够对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。