本发明涉及半导体制造领域，尤其涉及一种背照式图像传感器及其形成方法。
背景技术：
图像传感器是一种将光信号转化为电信号的半导体器件。图像传感器分为互补金属氧化物(cmos)图像传感器和电荷耦合器件(ccd)图像传感器。cmos图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，cmos图像传感器越来越多地取代ccd图像传感器应用于各类电子产品中。目前，cmos图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。
cmos图像传感器包括前照式(fsi)图像传感器和背照式(bsi)图像传感器。在背照式图像传感器中，光从图像传感器的背面入射到图像传感器中的感光二极管上，从而将光能转化为电能。
然而，现有的背照式图像传感器的性能有待提高。
技术实现要素：
本发明解决的技术问题是提供一种背照式图像传感器及其形成方法，减小背照式图像传感器的暗电流，提高背照式图像传感器的性能。
为解决上述技术问题，本发明提供一种背照式图像传感器的形成方法，包括：提供半导体衬底，所述半导体衬底包括像素区和隔离区，所述半导体衬底具有第一表面；在所述隔离区的半导体衬底内形成隔离凹槽，所述隔离凹槽的顶部位于所述第一表面；在所述隔离凹槽侧壁和底部表面形成导电层；在所述导电层表面形成隔离层，所述隔离层填充满所述隔离凹槽。
可选的，所述导电层为透明材料，所述透明材料的可见光透光率大于百分之九十。
可选的，所述导电层的材料包括氧化铟锡材料。
可选的，在导电层和半导体衬底之间还形成有第一隔离层，所述第一隔离层的材料包括氧化硅。
可选的，所述导电层还位于像素区的半导体衬底第一表面。
可选的，所述导电层的厚度为50埃～500埃。
可选的，形成第一隔离层后，形成导电层之前，还包括：在所述第一隔离层表面形成势垒调节层。
可选的，所述势垒调节层的材料为高-k介质材料。
可选的，所述高-k介质材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
可选的，所述半导体衬底还包括与第一表面相对的第二表面，感光结构位于像素区的半导体衬底内，且所述第二表面暴露出所述感光结构。
可选的，所述半导体衬底还具有逻辑区，形成所述隔离层后，在半导体衬底第一表面上形成相互电连接的导电衬垫和屏蔽栅格层，所述导电衬垫位于逻辑区的半导体衬底第一表面，所述屏蔽栅格层位于隔离区的导电层表面，所述导电层与屏蔽栅格层电连接。
可选的，形成导电衬垫和屏蔽栅格层后，还包括：在所述屏蔽栅格层之间形成滤光层，所述滤光层位于像素区的半导体衬底第一表面；在所述滤光层表面形成透镜层。
可选的，还包括：所述导电层用于与负电势连接。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的背照式图像传感器的形成方法中，隔离凹槽内形成有导电层，在所述导电层上施加负电压时，所述导电层具有负电荷，从而导致正电荷在隔离凹槽底部和侧壁的半导体衬底表面积累，产生势垒，使得隔离凹槽底部和侧壁的半导体衬底的表面自由电子被吸附，无法移动、复合，因此暗电流减小，从而使得背照式图像传感器的性能得到提升。
进一步的，所述导电层还位于像素区半导体衬底第一表面，从而导致正电荷在像素区半导体衬底第一表面积累，产生势垒，使得像素区半导体衬底第一表面的自由电子被吸附，无法移动、复合，因此暗电流减小，从而使得背照式图像传感器的性能得到提升。
进一步的，所述导电层为透明材料，能够形成于半导体衬底表面，当导电层施加负电势时，在半导体衬底表面产生正电荷积累，产生势垒，使得像素区半导体衬底第一表面的自由电子被吸附，无法移动、复合，因此暗电流减小，从而使得背照式图像传感器的性能得到提升。
进一步的，当负电压施加到导电层时，导电层具有负电荷，势垒调节层的材料为高k介质材料，也具有负电荷，则被势垒调节层和导电层覆盖的像素区半导体衬底第一表面以及隔离凹槽底部和侧壁的半导体衬底表面产生正电荷的积累相对增加，使得所述像素区半导体衬底第一表面以及隔离凹槽底部和侧壁的半导体衬底表面自由电子被吸附，无法移动、复合，因此暗电流减小，从而使得背照式图像传感器的性能得到提升。
附图说明
图1是一种背照式图像传感器的结构示意图；
图2至图8是本发明一实施例中背照式图像传感器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的背照式图像传感器的性能较差。
参考图1，一种背照式图形传感器的形成方法，包括：提供基底，所述基底包括半导体衬底100，所述半导体衬底100包括像素区，所述半导体衬底100具有相对的第一表面101和第二表面102和，所述像素区的半导体衬底100第二表面102内具有感光结构110且暴露出感光结构110，所述像素区的半导体衬底100第一表面101内具有隔离凹槽，所述隔离凹槽位于相邻感光结构110之间；在所述像素区的隔离凹槽内和半导体衬底100第一表面101表面形成第一隔离层103；形成第一隔离层103后，在所述第一隔离层103表面形成势垒调节层104；形成势垒调节层104后，在所述隔离凹槽内的势垒调节层104表面形成隔离层105，所述隔离层105填充满所述隔离凹槽；在所述隔离层105顶部表面形成屏蔽栅格层120，所述屏蔽栅格层还覆盖部分势垒调节层104表面。
所述势垒调节层104位于隔离凹槽内和半导体衬底100第一表面102，所述势垒调节层104的材料为高k介质材料，所述高k介质材料具有部分负电荷，能够使得正电荷在半导体衬底100第一表面102以及隔离凹槽底部和侧壁的半导体衬底100表面积累，产生势垒，使得半导体衬底100第一表面102以及隔离凹槽底部和侧壁的半导体衬底100表面的自由电子被吸附，无法移动、复合，因此暗电流减小，但是高k介质材料内的负电荷有限，吸引的正电荷也有限，产生的势垒较低，因此减小暗电流的效果有限，背照式图像传感器的性能有待提高。
本发明，在隔离凹槽侧壁和底部表面形成导电层，在所述导电层施加负电压，使得正电荷在隔离凹槽底部和侧壁的半导体衬底表面积累，产生势垒，隔离凹槽底部和侧壁的半导体衬底表面难以产生移动电荷，从而减小暗电流，所述方法提高了背照式图像传感器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明一实施例中背照式图像传感器形成过程的结构示意图。
请参考图2，提供半导体衬底200。
所述半导体衬底200包括像素区和隔离区，所述隔离区环绕像素区；所述半导体衬底200还包括逻辑区，所述逻辑区与所述像素区之间通过隔离区隔离。
本实施例中，所述半导体衬底200包括像素区a、隔离区b和逻辑区c，隔离区b环绕像素区a，且隔离区b位于像素区a和逻辑区c之间。
所述半导体衬底200具有第一表面201，所述半导体衬底200还包括与第一表面201相对的第二表面202，感光结构210位于像素区a的半导体衬底200内，且所述第二表面暴露出所述感光结构210。
本实施例中，所述感光结构210为光电二极管。
本实施例中，所述像素区a内的半导体衬底200内包括光电转换元件，所述光电转换元件包括感光结构210和位于像素区a内的半导体衬底200第二表面202的逻辑电路器件，所述逻辑电路器件包括栅极结构、电容、电阻或电感。
本实施例中，所述半导体衬底200第二表面形成有互连结构，所述互连结构与位于像素区a内的逻辑电路器件电连接，所述互连结构还通过位于逻辑区c内的导电结构与后续形成的导电衬垫电连接。
本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅或非晶硅。所述半导体衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。所述半导体衬底200还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
继续参考图2，在所述隔离区b的半导体衬底200内形成隔离凹槽203，所述隔离凹槽203的顶部位于所述第一表面201。
所述隔离凹槽203位于相邻感光结构210之间。
所述隔离凹槽203的形成方法包括：在所述半导体衬底200表面形成初始掩膜层(未图示)；在所述初始掩膜层表面形成图形化层(未图示)，所述图形化层暴露部分初始掩膜层，以所述图形化层为掩膜，刻蚀所述初始掩膜层，暴露出半导体衬底表面，在半导体衬底表面形成掩膜层(未图示)；以所述掩膜层为掩膜，对所述半导体衬底200进行刻蚀形成所述隔离凹槽203。
所述隔离凹槽203位于隔离区b的半导体衬底200内。
所述掩膜层在形成隔离凹槽时保护像素区a和逻辑区c的半导体衬底200第一表面201表面。
所述图形化层的材料为光刻胶。
本实施例中，形成隔离凹槽后，去除部分所述掩膜层，暴露出像素区a内半导体衬底200的第一表面201，后续在像素区a内半导体衬底200的第一表面201形成导电层。
其他实施例中，不去除所述掩膜层，仅在隔离凹槽内形成导电层。
请参考图3，在所述隔离区b的隔离凹槽203内和像素区a的半导体衬底200第一表面201表面形成第一隔离层204。
所述第一隔离层204覆盖隔离凹槽203底部表面和侧壁表面。
第一隔离层204作为后续形成的导电层或者势垒调节层与半导体衬底的表面缓冲层，改善半导体衬底与势垒调节层和导电层的接触状态。
所述第一隔离层204的材料包括：氧化硅、氮化硅或者氮氧化硅
本实施例中，所述第一隔离层204的材料为氧化硅。
所述第一隔离层204的厚度为10埃～100埃。
所述第一隔离层大于100埃，第一隔离层204会吸收过多入射光，导致感光结构210接收的光能下降，从而使得背照式图像传感器性能下降。
形成所述第一隔离层204的工艺包括：化学气相沉淀工艺、物理气相沉积工艺或者原子层沉积工艺。
本实施例中，所述第一隔离层204的形成工艺为原子层沉积工艺。
原子层沉积工艺具有好的台阶覆盖性，能很好的填充隔离凹槽203，使得所述第一隔离层204的厚度均匀，且完全覆盖隔离凹槽203底部和侧壁表面。
在一实施例中，不形成所述第一隔离层204。
本实施例中，形成第一隔离层204后，还包括：在所述第一隔离层204表面形成势垒调节层205。
所述势垒调节层205位于像素区a的半导体衬底200第一表面和隔离凹槽203侧壁的第一隔离层204和底部的第一隔离层204表面。
所述势垒调节层205的材料为高-k介质材料。
高k介质材料本身具有部分负电荷，能够使得正电荷在像素区a的半导体衬底200第一表面201以及隔离凹槽203底部和侧壁的半导体衬底200表面积累，产生势垒，致使像素区a的半导体衬底200第一表面以及隔离凹槽203底部和侧壁的半导体衬底200表面自由电子被吸附，无法移动、复合，因此暗电流减小，从而使得背照式图像传感器的性能得到提升。
所述高-k介质材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
本实施例中，所述势垒调节层205的材料为氧化铪。
所述势垒调节层205的厚度为30埃～150埃。
若势垒调节层厚度小于30埃，产生电势偏小，束缚自由电子能力有限，改善暗电流效果有限；若势垒调节层厚度大于150埃，会吸收过多入射光，使得感光结构接收到的光能下降，图像传感器性能降低。
形成所述势垒调节层205的工艺包括：化学气相沉淀工艺、物理气相沉积工艺或者原子层沉积工艺。
本实施例中，所述势垒调节层205的形成工艺为原子层沉积工艺。
在一实施例中，不形成所述势垒调节层205。
请参考图4，形成势垒调节层205后，在所述势垒调节层205表面形成导电层206。
所述导电层206位于像素区a半导体衬底200第一表面201表面和隔离凹槽203侧壁的势垒调节层205和底部的势垒调节层205表面。
所述导电层206的材料为透明材料，所述透明材料的可见光透光率大于百分之九十。
所述导电层206为透明膜层，光线能够从中穿过，对感光结构接收到的光影响较小，且所述导电层206能够导电，在导电层206上施加负电荷时，导致正电荷在像素区半导体衬底第一表面以及隔离凹槽底部和侧壁的半导体衬底表面积累，产生势垒，使得像素区a半导体衬底200第一表面201以及隔离凹槽203底部和侧壁的半导体衬底200的硅表面自由电子被吸附，无法移动、复合，因此暗电流减小，提高背照式图像传感器的性能。
所述导电层206的材料包括氧化铟锡材料。
本实施例中，所述导电层206的材料为氧化铟锡材料。
本实施例中，所述导电层206的厚度为50埃～500埃。
若导电层206厚度过厚，会吸收部分入射光，使得感光结构接收到的光能减少，图像传感器性能下降。
请参考图4，形成导电层206后，在所述导电层206表面形成隔离层207，所述隔离层207填充满所述隔离凹槽203。
所述隔离层207与位于隔离凹槽203内的第一隔离层204、势垒调节层205和导电层206共同构成像素区a内的隔离结构，所述隔离结构隔离相邻的感光结构，防止相邻感光结构2210之间的光子串扰。
所述隔离层207的形成方法包括：形成导电层206后，在导电层206表面形成初始隔离膜(未图示)，所述初始隔离膜覆盖所述半导体衬底200第一表面表面，且填充满所述隔离凹槽203；形成初始隔离膜后，平坦化所述初始隔离膜，直至暴露出导电层206的顶部表面，在所述隔离凹槽203内形成所述隔离层207。
所述初始隔离膜的形成工艺包括：化学气相沉淀工艺、物理气相沉积工艺或者原子层沉积工艺。
本实施例中，所述初始隔离膜的形成工艺为化学气相沉积工艺。
所述隔离层207的材料包括：氧化硅、氮化硅或氮氧化硅。
本实施例中，所述隔离层207的材料为氧化硅。
形成所述隔离层207后，在半导体衬底200第一表面201上形成相互电连接的导电衬垫和屏蔽栅格层，所述导电衬垫位于逻辑区c的半导体衬底第一表面201，所述屏蔽栅格层位于隔离区b的导电层表面，所述屏蔽栅格层与导电层相接触，具体请参考图6至图7。
请参考图6，形成隔离层207后，在所述像素区a和隔离区b半导体衬底200第一表面201的导电层206表面和隔离层207表面形成保护层208；形成保护层208后，在逻辑区c的半导体衬底200第一表面201表面形成介质层209。
所述保护层保护导电层206。
所述介质层209隔离后续形成的导电衬垫和半导体衬底。
本实施例中，逻辑区c的半导体衬底200第一表面201表面具有掩膜层，所述介质层209位于掩膜层表面。
在一实施例中，不在隔离区b半导体衬底200第一表面201表面形成介质层209。
所述保护层208的材料包括：氧化硅、氮化硅或者氮氧化硅。
本实施例中，所述保护层208的材料为氧化硅。
本实施例中，所述介质层209的材料为氧化硅。
请参考图7，形成介质层209后，在所述半导体衬底200第一表面201上形成导电衬垫230和屏蔽栅格层220，所述导电衬垫230位于逻辑区c的半导体衬底200第一表面201表面，所述屏蔽栅格层220位于导电层206表面，屏蔽栅格层220与导电层206相接触，且所述导电衬垫230与屏蔽栅格层220电连接。
在所述半导体衬底200第一表面201上形成导电衬垫230和屏蔽栅格层220的方法包括：形成介质层209后，刻蚀保护层208，暴露出隔离层207顶部表面和导电层206的部分顶部表面；在所述介质层209表面和保护层208表面形成初始金属层(未图示)，所述初始金属层还覆盖隔离层207顶部表面和导电层206的部分顶部表面；去除逻辑区c的介质层209表面的初始金属层，在所述像素区a保护层208表面和导电层206的部分顶部表面以及隔离区b的保护层208表面、隔离层207顶部表面和导电层206的部分顶部表面形成金属层(未图示)；形成金属层后，在所述逻辑区c介质层表面形成导电衬垫230；形成导电衬垫230后，在所述金属层表面形成图形化层(未图示)，所述图形化层暴露部分金属层；形成图形化层后，以所述图形化层为掩膜刻蚀所述金属层，在隔离区b的隔离层207顶部和隔离区b导电层206的部分顶部表面形成屏蔽栅格层220，所述屏蔽栅格层220覆盖隔离层207顶部表面和隔离区b导电层206的部分顶部表面。
所述导电层用于与负电势连接。
在一实施例中，所述背照式图像传感器还包括负电压施加单元(未图示)。负电压施加单元，所述负电压施加单元位于隔离区b半导体衬底200内，且所述负电压施加单元与导电衬垫230连接。
负电压施加单元直接提供负电压到导电衬垫230，负电压施加单元也通过连接到导电衬垫230的屏蔽栅格层220提供负电压到导电层206，所述导电层206具有负电荷。
本实施例中，所述背照式图像传感器不包括负电压施加单元，直接在导电衬垫230上施加负电压。
当负电压施加到导电层206时，导电层206具有负电势，势垒调节层205的材料为高k介质材料，具有负电荷，则被势垒调节层205和导电层206覆盖的像素区a半导体衬底200第一表面201以及隔离凹槽203底部和侧壁的半导体衬底200表面产生正电荷的积累，使得像素区a半导体衬底200第一表面201以及隔离凹槽203底部和侧壁的半导体衬底200的硅表面自由电子被吸附，无法移动、复合，因此暗电流减小,从而使得背照式图像传感器的性能得到提升。
请参考图8，形成屏蔽栅格层220后，在所述像素区a的半导体衬底200第一表面201表面形成受光结构，所述屏蔽栅格层220包围所述受光结构。
所述受光结构包括：滤光层240和透镜层250。
所述滤光层240用于过滤特定波长的光线。
所述透镜层250用于改变光路，使得光线沿特定的光路进入滤光层和光电传感层。
形成受光结构的方法包括：在屏蔽栅格层220内形成滤光层240；形成滤光层240后，在滤光层240上形成透镜层250，形成所述受光结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。