本发明涉及光电技术领域，具体而言，涉及一种光敏器件及其制作方法。
背景技术：
雪崩光电二极管(apd)通过利用光生载流子的碰撞电离来实现光信号的探测。与光电二极管(pd)相比，由于载流子的碰撞电离，apd可以在器件内部实现光电信号的放大，具有可观的内部增益，这会增加apd的光响应灵敏度，提升光信号的传输距离。
在近红外通信波段(1310nm和1550nm)，ge/siapd具有更大的优势。与传统的iii-v族材料(如ingaas/inp)apd相比，ge/siapd与cmos工艺相兼容，有着很好的成本优势，同时可以与cmos工艺相结合开发出光电子集成器件或系统。另外，si材料有着更大电子空穴碰撞电离系数比，使得ge/siapd有着更小的碰撞电离噪声；而产业界已经成功开发出的高低温ge外延，可以较好的克服ge-si晶格系数差异带来的缺陷。
apd可广泛应用于光通信、激光测距、激光雷达、3d传感、微弱光检测和单光子探测等领域。随着光通信速率的提升和对单个光子探测能力的要求，器件的尺寸需不断减小，而传统器件结构中光垂直入射到apd表面，器件的减小会造成光敏面的减小，增加了apd与光纤或透镜的耦合难度，也降低了apd的光量子效率。另外，传统器件的光垂直入射，吸收层的厚度需要几微米才能确保光的充分吸收，这极大限制了器件带宽的提升。
技术实现要素：
有鉴于此，本发明实施例的目的在于提供一种光敏器件及其制作方法，以提供一种低成本、高量子效率的高速apd器件。
本发明采用的技术方案如下：
本发明实施例提供了一种光敏器件，所述光敏器件包括雪崩光电二极管及光学耦合器，所述雪崩光电二极管包括衬底层及依次设置于衬底层上的n型掺杂层、倍增层、p型电荷控制层、吸收层及p型掺杂层，所述倍增层、p型电荷控制层、吸收层及p型掺杂层依次设置于所述n型掺杂层远离衬底层的表面的预设区域，所述n型掺杂层上设置有填充钝化层以将形成台面的倍增层、p型电荷控制层、吸收层及p型掺杂层的四周包覆，所述光学耦合器设置于所述填充钝化层上，所述光学耦合器与所述p型掺杂层之间包括有相互接触的投影重叠区域，所述p型掺杂层的表面与所述光学耦合器不接触的区域设置有第一钝化层，所述n型掺杂层未设置填充钝化层的表面设置有第二钝化层。
进一步地，所述光学耦合器包括光接收部以及与所述光接收部连接并凸出于所述光接受部的光波导结构，其中，所述光波导结构与所述p型掺杂层之间投影重叠或部分重叠。
进一步地，所述雪崩光电二极管还包括p型接触电极和n型接触电极，所述p型接触电极设置于所述第一钝化层上，所述p型接触电极通过过孔与所述p型掺杂层接触，所述n型接触电极设置于所述第二钝化层上，所述n型接触电极通过过孔与所述n型掺杂层接触。
进一步地，所述过孔包括第一过孔，第一过孔设置于所述第一钝化层上，所述p型接触电极通过所述第一过孔与所述p型掺杂层接触。
进一步地，所述过孔包括第二过孔，第二过孔设置于所述第二钝化层上，所述n型接触电极通过所述第二过孔与所述n型掺杂层接触。
本发明实施例提供了一种光敏器件制作方法，所述方法包括：在衬底层上依次形成n型掺杂层、倍增层、p型电荷控制层、吸收层及p型掺杂层；按照预设图形刻蚀/腐蚀形成雪崩光电二极管apd台面区域，刻蚀深度至所述n型掺杂层远离衬底层的表面；未被刻蚀而保留的区域为apd台面区域；在所述n型掺杂层上沉积填充钝化层并做表面平整化处理，以将所述雪崩光电二极管台面区域的四周包覆；在所述填充钝化层表面的一侧制备光学耦合器，所述光学耦合器与所述p型掺杂层之间包括有相互接触的投影重叠区域。
进一步地，在所述填充钝化层表面的一侧设置光学耦合器，所述光学耦合器与所述吸收层之间包括有相互接触的投影重叠区域的步骤包括：在所述p型掺杂层和填充钝化层的表面沉积sinx层和/或si层；通过构图工艺形成所述光学耦合器。
进一步地，所述通过构图工艺形成所述光学耦合器的步骤包括：通过光刻和刻蚀/腐蚀工艺依次形成所述光学耦合器的光接收部、光波导结构及连接所述光接收部与光波导结构的taper结构，其中，所述光接收部为光栅结构或光子晶体结构，所述光波导结构与所述p型掺杂层接触。
进一步地，所述方法还包括：在所述p型掺杂层的表面形成第一钝化层；在所述n型掺杂层的表面形成第二钝化层。
进一步地，所述方法还包括：在所述第一钝化层和所述第二钝化层上分别形成过孔；在所述第一钝化层上形成p型接触电极，所述p型接触电极通过过孔与所述p型掺杂层接触；在所述第二钝化层上形成n型接触电极，所述n型接触电极通过过孔与所述n型掺杂层接触。
相对现有技术，本发明具有以下有益效果：
本发明提供了一种光敏器件及其制作方法，所述光敏器件包括雪崩光电二极管及光学耦合器，所述雪崩光电二极管包括衬底层及依次设置于衬底层上的n型掺杂层、倍增层、p型电荷控制层、吸收层及p型掺杂层，所述倍增层、p型电荷控制层、吸收层及p型掺杂层依次设置于所述n型掺杂层远离衬底层的表面的预设区域，所述n型掺杂层上设置有填充钝化层以将所述倍增层、p型电荷控制层、吸收层及p型掺杂层的四周包覆，所述光学耦合器设置于所述填充钝化层上，所述光学耦合器与所述p型掺杂层之间包括有相互接触的投影重叠区域，所述p型掺杂层的表面与所述光学耦合器不接触的区域设置有第一钝化层，所述n型掺杂层未设置填充钝化层的表面设置有第二钝化层，将光学耦合器与雪崩光电二极管在水平方向上分离，从而可以在保证光量子效率基本不变的条件下，通过大幅的降低雪崩光电二极管的尺寸、减小吸收层的厚度，以提升光敏器件的工作速率和带宽，降低器件的暗电流与功耗，提升器件的灵敏度。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本发明所提供的一种光敏器件制作方法的流程图。
图2示出了步骤s10后形成的外延结构示意图。
图3示出了步骤s10的子步骤流程图。
图4示出了步骤s20后形成的外延结构示意图。
图5示出了形成填充钝化层后的外延结构示意图。
图6示出了步骤s40的子步骤流程图。
图7示出了形成sinx层或si层后的外延结构示意图。
图8示出了光敏器件的示意图。
图9示出了形成钝化层后的外延结构示意图。
图10示出了雪崩光电二极管的示意图。
图标：10-光敏器件；100-apd；111-台面区域；110-衬底层；120-n型掺杂层；130-倍增层；140-p型电荷控制层；150-吸收层；160-p型掺杂层；171-第一钝化层；1713-p型接触电极；173-第二钝化层；1733-n型接触电极；180-填充钝化层；200-光学耦合器；210-光接收部；230-光波导结构。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。
在本发明的描述中，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
apd可广泛应用于光通信、激光测距、激光雷达、3d传感、微弱光检测和单光子探测等领域。随着光通信速率的提升和对单个光子探测能力的要求，器件的尺寸需不断减小，而传统器件结构中光垂直入射到apd表面，器件的减小会造成光敏面的减小，增加了apd与光纤或透镜的耦合难度，也降低了apd的光量子效率。
本实施例提供一种新的光敏器件及其制作方法，将入射光敏面即光接收部与apd的光吸收区分离，利用光学耦合器实现光信号的汇聚作用，在保证光量子效率基本不变的条件下，大幅降低apd尺寸，提升apd的工作速率和带宽。
第一实施例
本实施例提供了一种光敏器件制作方法。请参阅图1，图1示出了本实施例提供的光敏器件制作方法的流程图，所述方法包括步骤s10～s70。
步骤s10：在衬底层110上依次形成n型掺杂层120、倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160。
请参阅图2，于本实施例中，所述衬底层110可以是由n型重掺杂si形成的衬底，还可以是soi外延片。当所述衬底层110选用soi外延片时，绝缘体上的si为n型重掺杂si。
于本实施例中，请参阅图3，步骤s10包括子步骤s101～s104：
s101：在衬底上依次外延生长n型掺杂层120、倍增层130、p型电荷控制层140。
所述n型掺杂层120为重掺杂的si层，倍增层130为本征型非掺杂的i-si倍增层130，所述p型电荷控制层140为si掺杂层。
其中，n型掺杂层120的浓度在1e+18cm-3至1e+20cm-3之间。p型电荷控制层140掺杂的浓度在5e+16cm-3至5e+17cm-3之间，具体的掺杂浓度依据apd器件的设计需求而调整。
s102：在p型电荷控制层140上外延生长形成吸收层150。
所述吸收层150可以采用ge材料形成，即所述半导体层为ge吸收层。
由于ge材料的直接带隙约为0.67ev，对近红外光良好的吸收以及si理想的空穴/电子电离比，特别是ge与现有的si工艺能完全兼容，因此利用ge/si异质技术制造的sacm-apd器件具有灵敏度高、响应速度快、工作频率范围宽等特点，在高速光通信系统中有着巨大的应用前景。
吸收层150可以采用区域外延或外延+腐蚀/刻蚀工艺形成。例如，可以采用uhvcvd、ltmbe、lt/htrpcvd、lepecvd等手段外延生长形成。
于本发明的优选实施例中，还可以在吸收层150的底部(即靠近p型电荷控制层140的一侧)设置gesi缓冲层以减小外延的缺陷，例如，减小ge与si材料因晶格不匹配带来的缺陷。
s103：使用预设的温度进行多次循环退火以降低吸收层150的缺陷密度。
使用高低温多次循环退火以减小吸收层150的外延缺陷密度。缺陷是指ge与si材料因晶格不匹配带来的缺陷。例如，预设高温880度，低温760度，高温和低温的持续时间各5分钟，持续进行20次循环，但不限于此，还可以是其余的温度或次数，通过高低温退火，以修复或转移吸收层150的部分缺陷。
s104：在吸收层150上外延生长形成p型掺杂层160。
p型掺杂层160为重掺杂型si层或重掺杂型ge层。
步骤s20：按照预设图形刻蚀形成p型掺杂层160后的外延结构，形成雪崩光电二极管台面区域111。
请参阅图4，例如，按照预设图形对形成p型掺杂层160后的外延结构通过刻蚀或腐蚀的方法处理得到apd100台面区域111，未被刻蚀而保留的区域为apd台面区域；刻蚀深度至所述n型掺杂层120远离衬底层110的表面，即刻蚀预设区域使刻蚀区域的n型掺杂层120的表面显露。
步骤s30：在所述n型掺杂层120上沉积填充钝化层180，以将所述雪崩光电二极管台面区域111的四周包覆。
在刻蚀后显露的n型掺杂层120的表面区域沉积形成填充钝化层180，形成填充钝化层180的材料可以采用sio2或sinx以与cmos工艺相兼容。
请参阅图5，填充钝化层180将形成的apd100台面区域111的四周包覆。形成填充钝化层180后对填充钝化层180的表面进行平整化处理，使填充钝化层180的表面与apd100台面区域111表面的p型掺杂层160持平。
步骤s40：在所述填充钝化层180表面的一侧设置光学耦合器200，所述光学耦合器200与所述吸收层150之间包括有相互接触的投影重叠区域。
光学耦合器200用于接收光信号，并将光信号传导至apd100的p型掺杂层160，经过p型掺杂层160将光信号传导至吸收层150。
于本实施例中，光学耦合器200包括光接收部210及光波导结构230，光波导结构230的第一端通过一2d或3d的taper结构与光接收部210连接，所述光波导结构230的第二端与所述p型掺杂层160有相互接触的投影重叠区域。
请参阅图6，步骤s40包括子步骤s401～s402。
s401：在所述p型掺杂层160和填充钝化层180的表面沉积sinx层和/或si层。
请参阅图7，在p型掺杂层160和填充钝化层180的表面沉积形成sinx层和/或si层，光学耦合器200的材料折射率需要要高于填充钝化层180的折射率，若所述填充钝化层180的材料采用sio2时，光学耦合器200所采用的材料可以是与cmos工艺相兼容的的sinx或si。当所述填充钝化层180采用的材料是sinx或sino时，光学耦合器200的材料可以采用si。
需要说明的是，当光学耦合器200的材料采用si时，所述光学耦合器200需要采用sinx或sio2覆盖，以减小入射光的反射，提升耦合效率。
s402：通过构图工艺形成所述光学耦合器200。
于本实施例中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
对沉积形成的sinx层或si层通过构图工艺形成光波导结构230、taper结构及光接收部210，请参阅图8，光波导结构230的第一端通过taper结构与光接收部210连接，所述光波导结构230的至少一部分位于所述p型掺杂层160的表面的一侧。
所述光波导结构230可为条形波导结构或脊型波导结构。光接收部210采用光栅结构或光子晶体结构，其中光栅结构可为介质光栅或金属耦合光栅结构，所用材料可为sinx、sino或si等cmos工艺中常用材料。
步骤s50：在外延结构上形成钝化层。
在所述p型掺杂层160的表面未与光学耦合器200接触的区域沉积形成第一钝化层171。在所述n型掺杂层120的表面未设置填充钝化层180的区域沉积形成第二钝化层173。请参阅图9。
第一钝化层171和第二钝化层173的材料可以采用sio2或sinx以与cmos工艺相兼容。
步骤s60：在所述钝化层上形成过孔。
在钝化层上形成多个过孔。于本实施例中，在所述第一钝化层171上形成至少一个第一过孔，第一过孔贯穿第一钝化层171，使p型掺杂层160的表面显露。
在所述第二钝化层173上形成第二过孔，第二过孔贯穿第二钝化层173，使n型掺杂层120的表面显露。
开设过孔的方式可以是，但不限于光刻+刻蚀/腐蚀等方法。
步骤s70：在所述钝化层上形成电极。
具体地，请参阅图10，在第一钝化层171上形成p型接触电极1713，所述p型接触电极1713通过过孔与所述p型掺杂层160接触；p型接触电极1713包括先后沉积形成的欧姆接触电极和加厚电极，欧姆接触电极设置于所述第一过孔，且与p型掺杂层160接触，所述加厚电极设置于欧姆电极上。
在所述第二钝化层173上形成n型接触电极1733，所述n型接触电极1733通过过孔与所述n型掺杂层120接触。n型接触电极1733包括先后沉积形成的欧姆接触电极和加厚电极，欧姆接触电极设置于所述第二过孔，且与n型掺杂层120接触，所述加厚电极设置于欧姆电极上。
第二实施例
本实施例提供一种光敏器件10，以实现减小apd器件尺寸，提高器件的带宽，提高检测灵敏度和精度的目的。
请参阅图8，图8示出了本实施例提供的光敏器件10的示意图。所述光敏器件10包括吸收区-电荷区-倍增区分离(sacm)结构的apd100及光学耦合器200，所述光学耦合器200包括有与所述apd100的p型掺杂层160相互接触的投影重叠区域，所述光学耦合器200用于接收光信号，把光信号传输至所述apd100。所述apd100用于对光信号进行检测转换成电信号。
请参阅图10，所述apd100包括衬底层110及依次设置于衬底层110上的n型掺杂层120、倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160，所述倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160依次设置于所述n型掺杂层120远离衬底层110的表面的预设区域，所述n型掺杂层120上设置有填充钝化层180以将所述倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160的四周包覆，所述光学耦合器200设置于所述填充钝化层180上，所述光学耦合器200与所述p型掺杂层160之间包括有相互接触的投影重叠区域，所述p型掺杂层160的表面与所述光学耦合器200不接触的区域设置有第一钝化层171，所述n型掺杂层120未设置填充钝化层180的表面设置有第二钝化层173。
所述衬底层110可以是由n型重掺杂si形成的衬底，还可以是soi外延片。当所述衬底层110选用soi外延片时，绝缘体上的si为n型重掺杂si。
所述n型掺杂层120为重掺杂的si层，倍增层130为非本征掺杂的i-si倍增层130，所述p型电荷控制层140为si掺杂层。
其中，n型掺杂层120的浓度在1e+18cm-3至1e+20cm-3之间。p型电荷控制层140掺杂的浓度在5e+16cm-3至5e+17cm-3之间，具体的掺杂浓度依据apd器件的设计需求而调整。
所述吸收层150可以采用ge材料形成，即所述半导体层为ge吸收层。
由于ge材料的直接带隙约为0.67ev，对近红外光良好的吸收以及si理想的空穴/电子电离比，特别是ge与现有的si工艺能完全兼容，因此利用ge/si异质技术制造的sacm-apd器件具有灵敏度高、响应速度快、工作频率范围宽等特点，在高速光通信系统中有着巨大的应用前景。
吸收层150可以采用区域外延或外延+腐蚀/刻蚀工艺形成。例如，可以采用uhvcvd、ltmbe、lt/htrpcvd、lepecvd等手段外延生长形成。
于本发明的优选实施例中，还可以在吸收层150的底部(即靠近p型电荷控制层140的一侧)设置gesi缓冲层以减小外延的缺陷，例如，减小ge与si材料因晶格不匹配带来的缺陷。
所述p型掺杂层160为重掺杂型si层或重掺杂型ge层。
于本实施例中，所述倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160依次设置于所述n型掺杂层120远离衬底层110的表面的预设区域，n型掺杂层120的表面还设置有填充钝化层180，所述填充钝化层180将所述倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160的四周包覆。形成填充钝化层180的材料可以采用sio2或sinx以与cmos工艺相兼容。
请参阅图5，填充钝化层180将形成的所述倍增层130、p型电荷控制层140、吸收层150及p型掺杂层160的四周包覆。形成填充钝化层180后对填充钝化层180的表面进行平整华处理，使填充钝化层180的表面与p型掺杂层160持平。
所述p型掺杂层160的表面设置有第一钝化层171，所述n型掺杂层120的表面未设置填充钝化层180的区域设置有第二钝化层173。在所述第一钝化层171上设置有至少一个第一过孔，所述第一过孔贯穿第一钝化层171，使p型掺杂层160的表面显露。在所述第二钝化层173上设置第二过孔，第二过孔贯穿第二钝化层173，使n型掺杂层120的表面显露。开设过孔的方式可以是，但不限于光刻+刻蚀/腐蚀等方法。
第一钝化层171上形成有至少一个p型接触电极1713，所述p型接触电极1713通过第一过孔与所述p型掺杂层160接触；p型接触电极1713包括先后沉积形成的欧姆接触电极和加厚电极，欧姆接触电极设置于所述第一过孔，且与p型掺杂层160接触，所述加厚电极设置于欧姆电极上。
第二钝化层173上形成有n型接触电极1733，所述n型接触电极1733通过过孔与所述n型掺杂层120接触。n型接触电极1733包括先后沉积形成的欧姆接触电极和加厚电极，欧姆接触电极设置于所述第二过孔，且与n型掺杂层120接触，所述加厚电极设置于欧姆电极上。
所述光学耦合器200设置于所述填充钝化层180上，所述光学耦合器200与所述p型掺杂层160之间包括有相互接触的投影重叠区域。
光学耦合器200包括光接收部210和光波导结构230，光波导结构230与光接收部210连接且所述光波导结构230凸出于所述光接受部，所述光波导结构230与所述p型半导体层之间投影重叠或部分重叠。
例如，首先在p型掺杂层160和填充钝化层180的表面沉积形成sinx层和/或si层，再通过构图工艺形成所述光学耦合器200的光接收部210和光波导结构230。
光学耦合器200的材料折射率需要要高于填充钝化层180的折射率，若所述填充钝化层180的材料采用sio2时，光学耦合器200所采用的材料可以是与cmos工艺相兼容的的sinx或si。当所述填充钝化层180采用的材料是sinx或sino时，光学耦合器200的材料可以采用si。
需要说明的是，当光学耦合器200的材料采用si时，所述光学耦合器200需要采用sinx或sio2覆盖，以减小入射光的反射，提升耦合效率。
需要说明的是，所述p型掺杂层160表面与光波导结构230接触的区域没有设置第一钝化层171，具体可以按照预设图形设置第一钝化层171以形成用于接触光波导结构230的区域，或形成第一钝化层171后按照预设图形腐蚀使p型掺杂层160用于接触光波导结构230的区域的表面显露。
于本实施例中，将所述光学耦合器200与所述apd100在水平方向上分离，利用光学耦合器200实现光信号的汇聚作用，这样可以在保证光量子效率基本不变的条件下，大幅的降低apd100的尺寸(主要是吸收层150的尺寸)，提升整个光敏器件10的工作速率与带宽，降低器件的暗电流与功耗，提升器件的灵敏度，甚至可实现单个光子的探测；同时，由于光接收部210的尺寸可以增大或保持不变，本发明提供的光敏器件10还能大幅的降低apd100与光纤、透镜等耦合的难度与成本。apd100采用ge/si材料体系和平面结构来实现，可以很好的与cmos工艺相兼容，降低器件的制造成本，使光敏器件10具有光信号的偏振探测能力。
综上所述，本发明提供了一种光敏器件及其制作方法，所述光敏器件包括雪崩光电二极管及光学耦合器，所述雪崩光电二极管包括衬底层及依次设置于衬底层上的n型掺杂层、倍增层、p型电荷控制层、吸收层及p型掺杂层，所述倍增层、p型电荷控制层、吸收层及p型掺杂层依次设置于所述n型掺杂层远离衬底层的表面的预设区域，所述n型掺杂层上设置有填充钝化层以将所述倍增层、p型电荷控制层、吸收层及p型掺杂层的四周包覆，所述光学耦合器设置于所述填充钝化层上，所述光学耦合器与所述p型掺杂层之间包括有相互接触的投影重叠区域，所述p型掺杂层的表面与所述光学耦合器不接触的区域设置有第一钝化层，所述n型掺杂层未设置填充钝化层的表面设置有第二钝化层，将光学耦合器的光入射面与雪崩光电二极管在水平方向上分离，从而可以在保证整个器件光量子效率基本不变的条件下，通过大幅降低雪崩光电二极管的尺寸、减小吸收层的厚度，以提升光敏器件的工作速率和带宽，降低器件的暗电流与功耗，提升器件的灵敏度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。