半导体装置中的肖特基位障的控制方法与流程

本发明实施例关于肖特基位障半导体装置与其形成工艺。
背景技术：
：尽管锗在互补式金属氧化物半导体晶体管或存储存储器中具有高潜力，但非欧姆或高电阻率的接点(如电阻率高于10-4ω·cm)为其应用阻碍。互补式金属氧化物半导体应用上的锗与锗选择二极管可用于存储存储器，需要低接点电阻率。对光学与电子装置而言，沉积金属于半导体材料上以作为电性接点。在金属与半导体的接面处，将形成电位障碍如所知的肖特基位障(schottkybarrierheight，sbh)。肖特基位障即平均电子反向浮动穿过位障所需的能量，很大程度上取决于金属及半导体之间的功函数能量差异。对金属/n型锗(或锗锡)接面而言，不论整合至半导体装置中的掺杂等级或采用的金属为何，锗的肖特基位障为约0.55电子伏特。技术实现要素：本发明一实施例提供半导体装置中的肖特基位障的控制方法，包括：形成合金层于半导体基板的表面上，且合金层至少包括第一元素与第二元素；其中半导体基板为第一元素为主的半导体基板，且第一元素与第二元素为iv族元素；对合金层与第一元素为主的半导体基板进行第一热退火，其中第一热退火使合金层中的第二元素朝合金层的表面迁移；以及在第一热退火之后，形成肖特基接点层于合金层上。附图说明图1是本发明一实施例中，半导体装置的等角视图。图2是本发明一实施例中，半导体装置的制作方法的流程图。图3是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图4是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图5是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图6是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图7是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图8是本发明一实施例中，半导体装置的制作方法的流程图。图9是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图10是本发明一实施例中，半导体装置的工艺的多种阶段的一的等角视图。图11是本发明一实施例中，半导体装置的制作方法的流程图。图12是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图13是本发明一实施例中，半导体装置的制作方法的流程图。图14是本发明一实施例中，半导体装置的制作方法的流程图。图15是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图16是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图17是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图18是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图19是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图20是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图21是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图22是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图23是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图24是本发明一实施例中，半导体装置的工艺的多种阶段的一的剖视图。图25是本发明一实施例中，热退火温度与肖特基位障之间的关系图。附图标记说明：10、10’半导体装置15、15’半导体基板20、20’合金层25、25’欧姆接点层30、30’肖特基接点层35、35’界面层50第一热退火步骤55第二热退火步骤60第三热退火步骤70、70’、75、75’导线100、200、300、400、500方法s110、s120、s130、s210、s220、s230、s240、s310、s320、s330、s340、s350、s360、s410、s420、s430、s440、s450、s510、s520、s530、s540、s550步骤具体实施方式可以理解的是，下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。可采用不同比例任意示出多种结构，以简化及清楚说明。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“组成为”的意思可为“包括”或“由...组成”。在本发明一实施例中，接点电阻率指的是两种不同类型的材料接触而产生的总电阻。举例来说，上述接点可为n型锗半导体材料与电阻率小于1×10-2ω·cm的材料(如金属或金属硅化物)之间的接点。接点电阻率为导电材料-半导体的界面的电阻率。另一方面，本质电阻率为每一材料的固有性质。一般而言，欧姆接点为制备于半导体装置上的区域，且装置的电流-电压曲线为线性且对称。若电流-电压特性为非线性且非对称，接点则非欧姆接点而为肖特基接点。低电阻且稳定的接点为集成电路效能与可信度的关键，且接点的制备与特性为制作电路的主要努力方向。由于费米等级钉扎与锗中予体的低活化能，n型锗(单晶或多晶)与电阻率小于1×10-2ω·cm的材料之间的电性接点通常具有高电阻率(大于10-4ω·cm)。对多种技术成长的锗锡为主装置(或锗为主装置)而言，不同的金属如铝、金、铒、钆、铪、镧、镍、铂、钪、钛、钇、镱、锆、或上述的组合可用于制作电性接点。这些金属的形成方法可为不同的沉积技术，比如电子束蒸镀、原子层沉积、或适于形成结晶层的任何其他沉积/成长技术。在金属/n型锗上进行电性(如电流-电压、温度相关的电流-电压、与电容-电压等性质)的电性测量，可知肖特基位障为约0.55ev。本发明实施例提供金属/合金/基板上的肖特基位障的控制方法。在一些实施例中，合金为n型半导体合金，其包括第一元素与第二元素。在一些实施例中，第一元素与第二元素为iv族元素。在本发明一实施例中，iv族元素包含碳、硅、锗、或锡。在本发明一些实施例中，第一元素为锗，而第二元素为锡。在一些实施例中，上述方法控制金属/n型锗锡/n型锗为主的基板上的肖特基位障。在一些实施例中，可减少肖特基位障。本发明实施例提供的步骤，可在沉积金属层之前，于一温度范围中热退火合金层/基板。退火使第二元素的原子朝合金层的表面迁移，形成的薄合金层其第二元素组成高于下方的合金膜其第二元素组成。如此一来，金属/合金界面层包含实质数量的第二元素，导致完成的半导体装置具有不同功函数与较低位障。肖特基位障可决定不同应用的多种半导体装置的电性。举例来说，肖特基二极管中的位障可调整电性。本发明一些实施例以热退火步骤提供可调的较低肖特基位障，其为一些应用所需。本发明一实施例的半导体装置10如图1所示。半导体装置10包含薄的合金层20，其具有第一元素与第二元素。第一元素与第二元素为iv族元素。薄的合金层20位于半导体基板15上。在一些实施例中，第一元素与第二元素各自为碳、硅、锗、或锡。在一些实施例中，合金层20是碳化硅、硅锗、碳化锗、硅锡、锗锡、硅锗硅、或碳化硅锗。在这些实施例中，锗锡可用于合金层20。在一些实施例中，半导体基板15为第一元素为主的半导体基板，且半导体基板15是硅为主的基板、碳化硅为主的基板、硅锗为主的基板、锗为主的基板、锗锡为主的基板、硅锡为主的基板、硅锗锡为主的基板、或锡为主的基板。在这些实施例中，半导体基板15可为锗半导体基板。在一些实施例中，欧姆接点层25沉积于半导体基板15的底部上，而肖特基接点层30沉积于合金层20的顶部上。在一些实施例中，沉积于半导体基板15的底部上的欧姆接点层25形成欧姆接点，而欧姆接点层25是铟、金镓、金锑、铝、铝硅、钛硅、氮化钛、钨、钼硅、铂硅、钴硅、或钨硅，端视半导体基板15的种类而定。在一些实施例中，沉积于合金层20的顶部上的肖特基接点层30的组成，是铝、金、铒、钆、铪、镧、镍、铂、钪、钛、钇、镱、锆、或上述的组合，端视合金层20的种类而定。在一些实施例中，肖特基接点层30的形成方法为原子层沉积、物理气相沉积(包含蒸镀与溅镀)、化学气相沉积、或电镀。举例来说，一些实施例的n型锗锡的合金层20，是于低温下成长于n型的锗的半导体基板15(如晶圆)上，且其成长方法可采用分子束外延。欧姆接点层25可沉积于半导体基板15的底部上，而肖特基接点层30可沉积于n型锗锡的合金层20的顶部上。举例来说，在低温下(如约120℃至约210℃之间)外延成长锗锡的合金层20，可得锡浓度上限为约12原子％(以锗与锡的总量为基准)的锗锡合金层，且合金层20的厚度介于约0.5nm至约300nm之间。除了外延成长系统外，一些实施例可采用分子束外延或超高真空化学气相沉积。这些沉积技术有利于控制成长参数。在一些实施例中，外延成长的温度介于约140℃至约190℃之间。在一些实施例中，合金层20的厚度介于约20nm至约200nm之间。在一些实施例中，镍用于肖特基接点层30。当肖特基接点层30为镍，且合金层20为锗锡时，此处公开的工艺所形成的镍/锗锡界面的肖特基位障为0.52ev或更低，而依据现有工艺并采用相同金属与半导体材料所得的界面的肖特基位障为介于0.54ev至0.55ev之间。上述肖特基位障的差异来自于不同的功函数。在一些实施例中，肖特基接点金属层/合金层的界面的肖特基位障介于约0.50ev至约0.52ev之间。当半导体装置包含具有第一元素与第二元素的合金层于第一元素为主的基板上时，据信热退火可使金属/合金界面具有改良的位障特性。在一些实施例中，退火可让合金的第二元素朝金属/半导体界面迁移，以形成薄的第二元素层(比如厚度介于0.5nm至约5nm之间)。在其他实施例中，富含第二元素的层状物其厚度介于约1nm至约3nm之间。在金属/合金界面的薄且富含第二元素的层状物，可比未进行热退火步骤的半导体装置减少约0.05ev的肖特基位障。退火温度越高，则表面层中的第二元素含量越大，进而影响功函数并改良位障特性。通过增加富含第二元素的层状物中的第二元素含量，可进一步降低肖特基位障。在一些实施例中，第一元素为锗且第二元素为锡时，热退火使锡朝金属/半导体界面迁移，以形成厚度介于约0.5nm至约5nm的富锡层。图2是本发明一实施例中，用以制作半导体装置的方法100的流程图。在步骤s110中，至少包含第一元素与第二元素的合金层形成于半导体基板15上。第一元素与第二元素为iv族元素。半导体基板15为第一元素为主的半导体基板。在形成合金层的步骤s110之后，进行步骤s120以热退火半导体基板15与合金层。在步骤s130中，接着形成肖特基接点层30于合金层20上。图3至图7、图9、图10、与图12是本发明一实施例中，半导体装置的工艺的多种阶段的等角视图。应理解在图3至图7、图9、图10、与图12所示的工艺之前、之中、与之后可进行额外步骤，且可置换或省略下述的一些步骤，以用于方法的额外实施例。可调换步骤与工艺的顺序。图3是本发明一实施例中，半导体装置的工艺的等角视图。如图3所示，提供半导体基板15。在一些实施例中，半导体基板15为iv族元素为主的基板。在一些实施例中，半导体基板15为两种或更多iv族元素的合金。在一些实施例中，半导体基板15是硅为主的基板、碳化硅为主的基板、硅锗为主的基板、锗为主的基板、锗锡为主的基板、硅锡为主的基板、硅锗锡为主的基板、或锡为主的基板。在一些实施例中，半导体基板15为iv族元素为主的基板，其可为含iv族元素的晶圆、绝缘层上iv族元素基板、或外延的iv族层。在一些实施例中，半导体基板15为n型锗为主的基板，其可为锗晶圆、绝缘层上锗基板、或外延锗层。在一些实施例中，n型锗为主的基板，为形成于硅晶圆上的锗层。在一些实施例中，锗为主的基板其锗层厚度介于约10nm至约1μm之间。在其他实施例中，锗为主的基板的锗层厚度介于约25nm至约500nm之间。在其他实施例中，锗为主的基板的锗层厚度介于约50nm至约250nm之间。在一些实施例中，半导体基板15掺杂杂质。在一些实施例中，布植杂质到半导体基板15中的方法可采用离子布植工艺。在一些实施例中，杂质是硼、铝、镓、磷、砷、锑、或上述的组合。在一些实施例中，杂质浓度介于约1×1017原子/cm3至约1×1021原子/cm3之间。如图4所示，接着沉积合金层20于半导体基板15上。在一些实施例中，合金层20的沉积方法为化学气相沉积或分子束外延。在一些实施例中，成长的合金层20与半导体基板15具有相同组成与杂质浓度。在一些实施例中，合金层20包含第一元素与第二元素，且第一元素与第二元素为iv族元素。在一些实施例中，合金层20中沿着厚度方向的第二元素浓度固定。在其他实施例中，合金层20中的第二元素浓度分级，即半导体基板15与合金层20的界面的第二元素浓度最小，而合金层20与后续形成的肖特基接点层30的界面的第二元素浓度最大。在一些实施例中，形成于半导体基板15上的合金层20其第二元素含量介于约0.1原子％至约12原子％之间(以合金层20的第一元素与第二元素的总量为基准)。在一些实施例中，合金层20其第二元素浓度介于约1原子％至约8原子％之间。在一些实施例中，合金层20其第二元素浓为约2原子％(以第一元素与第二元素的总量为基准)。在一些实施例中，当第二元素浓度为约2原子％或更低时，可避免分子束外延沉积的合金层中形成错位。在一些实施例中，合金层20为n型锗锡层，其沉积于锗为主的半导体基板15上。在一些实施例中，锗锡的合金层20其沉积方法可为基本压力为约10-7torr的分子束外延。举例来说，一些实施例采用固态源的分子束外延，其采用电子束蒸镀锗，并在蒸发源(effusioncell)中蒸镀锡。在一些实施例中，锗锡的合金层20中的锡浓度固定。在其他实施例中，锗锡的合金层20中的锡浓度分级，即半导体基板15与锗锡的合金层20的界面的锡浓度最小，而锗锡的合金层20与肖特基接点层30的界面的锡浓度最大。在一些实施例中，锗锡的合金层20形成于锗为主的基板15上，且锗锡的合金层20中的锡浓度介于约0.1原子％至约12原子％之间(以锗锡的合金层20中锗与锡的总量为基准)。在一些实施例中，锗锡的合金层20中的锡浓度介于约1原子％至约8原子％之间。在一些实施例中，锗锡的合金层20中的锡浓度为约2原子％(以锗与锡的总含量为基准)。在一些实施例中，当锡浓度小于或等于2％时，可避免在分子束外延沉积的锗锡层中形成错位。如图5所示的一些实施例，接着在半导体装置上进行第一热退火步骤50。在一些实施例中，第一热退火步骤的温度介于约350℃至约460℃之间。在一些实施例中，第一热退火步骤50是于钝气下将基板置于加热单元上约10秒至约60秒。在一些实施例中，于钝气下将基板置于加热单元上约30秒。在一些实施例中，加热单元为加热板，即将基板置于加热板上。在一些实施例中，钝气包含氮气、氦气、或氩气。在其他实施例中，将半导体装置置于烘箱中，并暴露至红外线(如红外线加热灯)或激光射线，以热退火半导体装置。第一热退火步骤50使合金层20中的第二元素朝合金层20其远离半导体基板15的表面迁移，以产生薄层的富含第二元素的界面层35于合金层20的表面。在一些实施例中，富含第二元素的界面层35的第二元素浓度介于约14原子％至约25原子％之间，且合金层20的其他部分中的第二元素浓度介于约0.1原子％至约12原子％之间(以合金层中第一元素与第二元素的总量为基准)。在一些实施例中，富含第二元素的界面层35其厚度介于约0.5nm至约5nm之间。在一些实施例中，富含第二元素的界面层35其厚度介于约1nm至约3nm之间。在此实施例中，第一元素为锗，而第二元素为锡。如图6所示的一些实施例，接着形成欧姆接点层25于半导体基板15上，且欧姆接点层25与合金层20分别位于半导体基板15的相反两侧上。欧姆接点层25可为单晶金属层，其与合金层20之间不具有明显肖特基位障的接面。在一些实施例中，欧姆接点层25的组成是铟、金镓、金锡、铝、铝硅、钛硅、氮化钛、钨、钼硅、铂硅、钴硅、或钨硅，端视半导体基板而定。欧姆接点金属可由其他技术形成，比如物理气相沉积(包含溅镀或蒸镀)、原子层沉积、化学气相沉积、或电镀。在一些实施例中，可采用其他金属作为欧姆接点层25。在一些实施例中，欧姆接点层25(如铟、金镓、或金锡层)形成于锗为主的半导体基板15上，且欧姆接点层25与锗锡的合金层20分别位于半导体基板15的相反两侧上。在一些实施例中，欧姆接点层25为金锡，其沉积方法为蒸镀工艺。如图7所示的一些实施例，接着对欧姆接点层25进行第二热退火步骤55，其温度介于约350℃至420℃之间。在一些实施例中，于钝气下将半导体装置暴露至加热单元约30秒，可对半导体装置进行第二热退火步骤55，以退火欧姆接点层25。在一些实施例中，钝气可包含氮气或氩气。在其他实施例中，可将半导体装置放入烘箱中，使其暴露至红外线(如红外线加热灯)或激光射线，以热退火半导体装置。在一些实施例中，在形成欧姆接点层25之后，可进行前述的第一热退火步骤50与第二热退火步骤55如单一的热退火步骤。图8是用以制作图3至图7所示的半导体装置的方法200的流程图。方法包含的步骤s210形成合金层20于半导体基板15的第一表面上。在形成合金层之后，接着进行步骤s220以进行第一热退火。接着进行步骤s230，以形成欧姆接点层25于半导体基板15的第二表面上。在形成欧姆接点层25的步骤s230之后，接着进行步骤s240以进行第二热退火。如图9所示的一些实施例，肖特基接点层30形成于合金层20上，且肖特基接点层30与半导体基板15位于合金层的相反两侧上。肖特基接点层可为结晶的金属层，其与合金层20的界面形成接面，且接面具有实质的肖特基位障。在一些实施例中，肖特基接点层30的组成为铝、金、铒、钆、铪、镧、镍、铂、钪、钛、钇、镱、锆、或上述的组合。在一些实施例中，上述金属的沉积方法为电子束物理气相沉积工艺。肖特基接点金属可为形成肖特基接点的其他材料，且肖特基接点金属的形成方法可采用其他技术如物理气相沉积(包含蒸镀或溅镀)、原子层沉积、或电镀。在一些实施例中，肖特基接点层30为镍层。在形成肖特基接点层之后，接着对装置进行第三热退火步骤60，如图10所示。在一些实施例中，第三热退火步骤60的温度介于约300℃至约460℃之间。在一些实施例中，对半导体装置进行第三热退火步骤60的方法，是将装置置于加热单元上约10秒至约60秒之间以退火装置。在一些实施例中，可在钝气中将装置置于加热板上约30秒。在一些实施例中，钝气包含氮气或氩气。在其他实施例中，热退火半导体装置的方法是将半导体装置置于烘箱中，并将半导体装置暴露至红外线(如红外线加热灯)或激光射线。在此实施例中，肖特基接点层30为形成于锗的半导体基板15上的锗锡的合金层其富锡的界面层35上的镍，并在形成镍层之后于350℃下退火半导体装置。在一些实施例中，第二热退火步骤与第三热退火步骤有助于合金层中的第二元素迁移。在一些实施例中，同时热退火合金层20与欧姆接点层25，或者同时退火合金层20与肖特基接点层30。在一些实施例中，以单一热退火步骤同时热退火合金层20、欧姆接点层25、与肖特基接点层30。图11是用以制作图3至图7、图9、与图10所示的半导体装置的方法300的流程图。方法包含的步骤s310形成合金层20于半导体基板15的第一表面上。在形成合金层20之后，接着进行步骤s320以进行第一热退火。在进行第一热退火的步骤s320之后，接着进行步骤s330以形成欧姆接点层25于半导体基板15的第二表面上。接着进行步骤s340以进行第二热退火。在进行第二热退火的步骤s340之后，进行步骤s350以形成肖特基接点层30于合金层20上。接着对半导体装置进行步骤s360，以进行第三热退火。在退火步骤之后，可对半导体装置10进行后续工艺，如图12所示。后续工艺可包含图案化欧姆接点层25与肖特基接点层30，使导线70与75连接至接点层，并将半导体装置10整合至较大的构件或电路(未图示)中。导线70与75可为任何合适的导电材料，如导电金属。在一些实施例中，肖特基接点层30的形状可为圆形或矩形，或具有结晶结构的任何其他形状。在一些实施例中，在形成欧姆接点层25与肖特基接点层30之后进行第二热退火。如图13所示，用以制作半导体装置的方法400包括步骤s410以形成合金层20于半导体基板15的第一表面上。在形成合金层20的步骤s410之后，进行步骤s420以进行第一热退火。在进行步骤s420的第一热退火之后，进行步骤s430以形成欧姆接点层25于半导体基板15的第二表面上。在形成欧姆接点层25之后，进行步骤s440以形成肖特基接点层30于合金层20上。在形成欧姆接点层25与肖特基接点层30之后，进行步骤s450以进行第二热退火。在一些实施例中，以单一热退火步骤同时热退火合金层20、欧姆接点层25、与肖特基接点层30。在一些实施例中，在形成欧姆接点层25之前，形成肖特基接点层30。如图14所示的一些实施例，用以制作半导体装置的方法500包括步骤s510，以形成合金层20于半导体基板15的第一表面上。在形成合金层20的步骤s510之后，进行步骤s520以进行第一热退火。在进行第一热退火的步骤s520之后，进行步骤s530以形成肖特基接点层30于半导体基板15的第二表面上。在形成肖特基接点层30之后，进行步骤s540以形成欧姆接点层25于半导体基板15上。在形成肖特基接点层30与欧姆接点层25之后，进行步骤s550以进行第二热退火。在一些实施例中，以单一热退火步骤同时热退火合金层20、欧姆接点层25、与肖特基接点层30。图15至图19是本发明一实施例中，半导体装置的工艺的多种阶段的剖视图。应理解在图15至图19所示的工艺之前、之中、与之后可进行额外步骤，且可置换或省略下述的一些步骤，以用于方法的额外实施例。可调换步骤与工艺的顺序。依据这些实施例形成的半导体装置10’包含欧姆接点层25’与合金层20’形成于半导体基板15’的同一侧上。如图15所示，包含第一元素与第二元素的合金层20’形成于第一元素为主的半导体基板15’上。第一元素与第二元素与此处公开者相同，且合金层20’可由此处公开的任何方法形成。采用合适的光刻与蚀刻步骤图案化合金层20’，如图16所示。在此处公开的条件下进行第一热退火步骤，使合金层20’中的第二元素原子朝合金层20’的表面迁移，以形成薄层合金的界面层35’。界面层35’其第二元素浓度大于下方的合金层20’其第二元素浓度。如图17所示，在进行第一热退火步骤之后，采用合适的金属沉积、光刻、与蚀刻步骤形成欧姆接点层25’于半导体基板15’上，且欧姆接点层25’为此处公开的合适导电金属。接着采用合适的沉积、光刻、与蚀刻步骤形成肖特基接点层30’于合金层20’上，如图18所示。一些实施例在形成肖特基接点层30’时，以合适的遮蔽技术保护欧姆接点层25’。如图19所示的一些实施例，接着将导线70’与75’分别接到肖特基接点层30’与欧姆接点层25’，以形成半导体装置10’。如此处公开的一些实施例，在形成欧姆接点层25’之后进行第二热退火步骤。在其他实施例中，在形成欧姆接点层25’与肖特基接点层30’之后进行第二热退火步骤。在其他实施例中，在形成欧姆接点层25’之后进行第二热退火步骤，并在形成肖特基接点层30’之后进行第三热退火步骤。图20与图21是本发明其他实施例中，半导体装置的工艺的多种阶段中的剖视图。由图16所示的装置开始，采用合适的沉积、光刻、与蚀刻步骤形成肖特基接点层30’于合金层20’上，如图20所示。接着采用合适的沉积、光刻、与蚀刻步骤形成欧姆接点层25’于半导体基板15’上，如图21所示。如图21所示的一些实施例，接着将导线70’与75’分别接到肖特基接点层30’与欧姆接点层25’，以形成半导体装置10’。如此处公开的一些实施例，在形成肖特基接点层30’之后进行第二热退火步骤。在其他实施例中，在形成肖特基接点层30’与欧姆接点层25’之后进行第二热退火步骤。在其他实施例中，在形成肖特基接点层30’之后进行第二热退火步骤，并在形成欧姆接点层25’之后进行第三热退火步骤。图22至图24是本发明另一实施例中，半导体装置的工艺的多种阶段的剖视图。应理解在图22至图24所示的工艺之前、之中、与之后可进行额外步骤，且可置换或省略下述的一些步骤，以用于方法的额外实施例。可调换步骤与工艺的顺序。由图15所示的装置开始，以此处公开的条件进行第一热退火步骤，使合金层20’中的第二元素原子朝合金层20’的表面迁移以形成薄层合金的界面层35’，且界面层35’其第二元素浓度大于下方的合金层20’其第二元素浓度。接着形成肖特基接点层30’于合金层20’上，如图22所示。接着采用合适的光刻与蚀刻步骤，图案化肖特基接点层30’、薄层合金的界面层35’、与合金层20’。接着采用合适的沉积、光刻、与蚀刻步骤形成欧姆接点层25’于半导体基板15’上，如图23所示。一些实施例在形成欧姆接点层25’时，以合适的遮蔽技术保护肖特基接点层30’。如图24所示的一些实施例，接着将导线70’与75’分别接到肖特基接点层30’与欧姆接点层25’，以形成半导体装置10’。如此处公开的一些实施例，在形成肖特基接点层30’之后进行第二热退火步骤。在其他实施例中，在形成肖特基接点层30’与欧姆接点层25’之后进行第二热退火步骤。在其他实施例中，在形成肖特基接点层30’之后进行第二热退火步骤，并在形成欧姆接点层25’之后进行第三热退火步骤。本发明一些实施例中，成长于n型锗晶圆上的镍/n型锗锡界面经热退火后的肖特基位障，如第1表所列。如第1表与图25所示，退火温度增加可降低肖特基位障。在一些实施例中，在金属与锗锡膜之间的界面的锗锡表面层其能隙，随着退火温度增加而降低。图25是本发明一些实施例中，热退火温度与肖特基位障之间的关系图。第1表退火温度(℃)350360370380肖特基位障(ev)0.5170.5110.510.507如第1表所示，退火温度增加时，肖特基位障的降低程度较大。在一些实施例中，当退火温度低于约390℃时，可将应变导入锗锡层，而不会将不匹配错位导入锗锡层的结晶结构。然而在温度高于约390℃时，锗锡层开始松驰，并将不想要的不匹配错位导入锗锡层的结晶结构。如此一来，增加的退火温度虽可降低肖特基位障，但可能造成错位增加。本发明实施例提供半导体装置中肖特基位障的控制方法，以及肖特基位障降低的半导体装置。一些实施例降低肖特基位障。金属接点层具有高肖特基位障。依据本发明实施例形成并退火合金界面层(至少包含第一iv族元素与第二iv族元素)于第一iv族元素为主的基板与金属接点层之间，可控制金属接点层与半导体基板之间的肖特基位障。如此一来，iv族元素为主的基板可用于改善半导体装置(如肖特基位障二极管与肖特基晶体管)的效能。举例来说，减少肖特基位障即降低金属/半导体接面的电阻。较小的肖特基位障可提供较低的开启电压，进而改善半导体装置的电流-电压特性。在一些实施例中，锗为主基板为次世代半导体装置所需的基板。依据本发明实施例，可形成并退火锗为主的基板与金属接点层之间的锗锡界面层，以控制金属接点层与锗为主的基板之间的肖特基位障。因此锗为主的基板可改善半导体装置(如肖特基位障二极管与肖特基晶体管)的效能。在一些实施例中，公开肖特基晶体管的制作方法。肖特基晶体管又称作肖特基钳位晶体管，即晶体管与肖特基二极管的组合，其可使过量的输入电流分流以避免晶体管饱合。在制作肖特基晶体管时，在形成合金层、欧姆接点层、与肖特基接点层中的任一者之后，进行此处公开的热退火步骤。在一些实施例中，同时热退火合金层与欧姆接点层，或同时热退火合金层与肖特基接点层。在一些实施例中，以单一热退火步骤同时热退火合金层、欧姆接点层、与肖特基接点层。应理解的是此处不必公开所有优点，所有的实施例或例子不需特定优点，且其他实施例或例子可提供不同优点。本发明一实施例为半导体装置中的肖特基位障的控制方法，包括形成合金层于半导体基板的表面上，且合金层至少包括第一元素与第二元素。半导体基板为第一元素为主的半导体基板，且第一元素与第二元素为iv族元素。对合金层与第一元素为主的半导体基板进行第一热退火。第一热退火使合金层中的第二元素朝合金层的表面迁移。在第一热退火之后，形成肖特基接点层于合金层上。在一实施例中，半导体基板为第一元素为主的晶圆、绝缘层上第一元素基板、或外延的第一元素层。在一实施例中，形成于第一元素为主的半导体基板上的合金层，其第二元素含量介于0.1原子％至12原子％之间(以合金层中的第一元素与第二元素总量为基准)。在一实施例中，第一热退火的温度介于300℃至460℃之间。在一实施例中，上述方法包括形成欧姆接点层于半导体基板上。在一实施例中，上述方法包括在形成欧姆接点层之后在半导体装置上进行第二热退火。在一实施例中，形成欧姆接点层之后形成肖特基接点层。在一实施例中，方法包括在形成肖特基接点层之后在半导体装置上进行第三热退火。在一实施例中，第一元素为锗，且第二元素为锡。在一实施例中，第一热退火降低肖特基位障。在本发明另一实施例中，肖特基位障半导体装置的制作方法包括：形成合金层于第一元素为主的基板上，以形成界面于合金层的第一表面与第一元素为主的基板的表面之间，且合金层至少包括第一元素与第二元素。第一元素与第二元素不同，且各自为碳、硅、锗、或锡；而合金层是碳化硅、硅锗、硅锡、锗锡、硅锗锡、或碳化硅锗。对合金层与第一元素为主的基板进行第一热退火。形成欧姆接点层于第一元素为主的基板的表面上；以及在第一热退火之后，形成肖特基接点层于合金层的第二表面上，且合金层的第一表面与第二表面相对。在一实施例中，上述方法包括在形成欧姆接点层之后，在半导体装置上进行第二热退火。在一实施例中，上述方法包括在形成肖特基接点层之后，在半导体装置上进行第三热退火。在一实施例中，第一元素为锗，且第二元素为锡。在本发明另一实施例中，肖特基位障半导体装置包括：第一元素为主的基板；合金层，至少包括第一元素与第二元素，合金层位于第一元素为主的基板的表面上且具有相对的第一表面与第二表面，其中合金层的第一表面与第一元素为主的基板相邻。第一元素与该第二元素是iv族元素。欧姆接点层，位于第一元素为主的基板该表面上。合金层的第二表面比第一表面远离基板。肖特基接点层，位于合金层的第二表面上。合金层的第二表面中的第二元素浓度，大于合金层的其他部分中的第二元素浓度。在一实施例中，合金层的第二表面中的第二元素浓度介于14原子％至25原子％之间，而合金层的其他部分中的第二元素浓度介于0.1原子％至12原子％之间(以合金层中的第一元素与第二元素的总量为基准)。在一实施例中，第一元素为锗，而第二元素为锡。在一实施例中，第二元素浓度介于14原子％至25原子％的合金层厚度，介于约0.5nm至约5之间。在一实施例中，肖特基接点层的组成是铝、金、铒、钆、铪、镧、镍、铂、钪、钛、钇、镱、锆、或上述的组合。在一实施例中，欧姆接点层的组成为铟、金镓、或金锡。在一实施例中，肖特基接点层与合金层之间的界面的肖特基位障，介于0.50ev至0.52ev之间。本发明另一实施例为降低半导体装置中肖特基位障的方法，包括形成锗锡层于锗为主的基板表面上，并对锗锡层与锗为主的基板进行第一热退火。在第一热退火后，形成肖特基接点层于锗锡层上。在一实施例中，锗基板为锗晶圆、绝缘层上锗基板、或外延锗层。在一实施例中，形成于锗为主的半导体基板上的锗锡层，其锡含量介于0.1原子％至12原子％之间(以锗锡层中的锗与锡总量为基准)。在一实施例中，第一热退火使锗锡层中的锡朝锗锡层的表面迁移。在一实施例中，第一热退火的温度介于300℃至460℃之间。在一实施例中，欧姆接点层形成于锗为主的基板表面上。在一实施例中，形成欧姆接点层之后在半导体装置上进行第二热退火。在一实施例中，在形成欧姆接点层之后形成肖特基接点层。在一实施例中，形成肖特基接点层之后在半导体装置上进行第三热退火。在一实施例中，第一热退火降低肖特基位障。本发明另一实施例为校特基阻障半导体装置的制作方法，包括形成锗锡层于锗为主的基板层上，以形成锗锡层的第一表面与锗为主的基板的第一表面之间的界面。对锗锡层与锗为主的基板进行第一热退火。在第一热退火后，形成欧姆接点层于锗为主的基板表面上，并形成肖特基接点层于锗锡层的第二表面上，且锗锡层的第一表面与第二表面相对。在一实施例中，形成欧姆接点层之后在半导体装置上进行第二热退火。在一实施例中，形成肖特基接点层之后在半导体装置上进行第三热退火。本发明另一实施例为阻障半导体装置，包括锗锡层位于锗为主的基板表面上，且锗锡层具有相对的第一表面与第二表面，其中锗锡层的第一表面与锗为主的基板相邻。欧姆接点层沉积于基板表面上。肖特基接点层沉积于锗锡层的第二表面上，其中锗锡层的第二表面比第一表面远离基板。锗锡层的第二表面中的锡浓度大于锗锡层的其他部分中的锡浓度。在一实施例中，锗锡层的厚度介于1nm至300nm之间。在一实施例中，锗锡层的第二表面中的锡浓度介于约14原子％至25原子％之间，且锗锡层的其他部分中的锡浓度介于0.1原子％至12原子％之间(以锗锡层中的锗与锡总量为基准)。在一实施例中，肖特基接点层的组成为铝、金、铒、钆、铪、镧、镍、铂、钪、钛、钇、镱、锆、或上述的组合。在一实施例中，欧姆接点层的组成为铟、金镓、或金锡。在一实施例中，锗基板为锗晶圆、绝缘层上锗基板、或外延锗层。在一实施例中，锗锡层中的锡浓度分级，即基板与锗锡层的界面的锡浓度最小，而锗锡层与的肖特基接点层的界面的锡浓度最大。在一实施例中，肖特基接点层与锗锡层之间的界面其肖特基位障介于0.50ev至0.52ev之间。上述实施例的特征有利于本
技术领域：
中技术人员理解本发明。本
技术领域：
中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本
技术领域：
中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。应理解此处不需公开所有优点，所有实施例或例子不需具有特定优点，且其他实施例或例子可提供不同优点。当前第1页12