NAND存储器及其形成方法与流程

本发明涉及半导体技术领域，特别涉及一种nand存储器及其形成方法。

背景技术：

随着半导体技术的发展，开发出了各种半导体存储器件，如或非(nor)闪存、与非(nand)闪存等。相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。其中，nand结构正受到越来越多的关注。

nand存储器的存储单元阵列包括串结构(stringstructure)。该串结构包括：漏极选择晶体管，其中漏极连接至位线(bitline)；源极选择晶体管，其中源极连接至公共源极线；以及多个存储单元，串联连接于所述漏极选择晶体管与源极选择晶体管之间。多个串结构电隔离且并联耦接。并联连接漏极选择晶体管栅极的为漏极选择线，并联连接源极选择晶体管栅极的为源极选择线，并联连接存储单元栅极的为字线(wordline)。串结构还沿垂直方向彼此连接。一串结构中的漏极选择晶体管的漏极连接至另一串结构的漏极选择晶体管的漏极，一串结构的源极选择晶体管的源极连接至另一串结构的源极选择晶体管的源极。

在相邻的漏极选择线之间形成的结区域为漏极，在漏极上形成漏极接触，在相邻的源极选择线之间形成的结区域为公共源极，在公共源极上形成共源极接触。但是，形成漏极接触与共源极接触时，首先需要刻蚀形成接触孔，而在刻蚀过程中通常会产生刻蚀负载效应(etchloading)，导致共源极接触或漏极接触达不到预定的精度要求，从而对最终形成的nand存储器的性能造成影响。

技术实现要素：

本发明提供一种nand存储器及其形成方法，避免在形成漏极接触与源极接触的过程中发生刻蚀负载效应，提高nand存储器的性能。

本发明提供的nand存储器的形成方法，包括：提供一基底，所述基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区；

在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线以及字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间；

在相邻的所述源极选择线之间的第二有源区上形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触。

进一步的，所述第一有源区与所述隔离区均沿第一方向延伸，所述第二有源区沿第二方向延伸，所述第一方向与所述第二方向垂直。

进一步的，所述源极选择线、漏极选择线以及字线均沿所述第二方向延伸。

进一步的，在所述源极选择线与所述字线之间，以及在所述漏极选择线与所述字线之间均形成有两条虚拟字线。

进一步的，所述共源极接触的横截面呈长方形或正方形，多个所述共源极接触均匀分布于所述第二有源区上。

进一步的，每个所述共源极接触位于相邻的两条所述第一有源区之间。

进一步的，在形成所述源极选择线、漏极选择线与字线之前，所述nand存储器的形成方法还包括：在所述隔离区上形成隔离结构。

相应的，本发明还提供一种nand存储器，包括：基底，所述基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区；

位于所述基底上的多条源极选择线与漏极选择线，所述源极选择线和漏极选择线与所述第一有源区相交，且所述第二有源区位于相邻的源极选择线之间；

位于所述源极选择线和漏极选择线之间的多条字线；

位于相邻的所述源极选择线之间的第二有源区上多个共源极接触，以及位于相邻的所述漏极选择线之间的每个第一有源区上的漏极接触。

进一步的，所述第一有源区与所述隔离区均沿第一方向延伸，所述第二有源区沿第二方向延伸，所述第一方向与所述第二方向垂直。

进一步的，所述源极选择线、漏极选择线以及字线均沿所述第二方向延伸。

进一步的，在所述源极选择线与所述字线之间，以及在所述漏极选择线与所述字线之间均设置有两条虚拟字线。

进一步的，所述共源极接触的横截面呈长方形或正方形，多个所述共源极接触均匀分布于所述第二有源区上。

进一步的，每个所述共源极接触位于相邻的两条所述第一有源区之间。

进一步的，所述nand存储器还包括：位于所述隔离区上的隔离结构。

本发明提供的nand存储器及其形成方法中，基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区，在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线以及字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间，然后在相邻的所述源极选择线之间的第二有源区上形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触，即在相邻的所述源极选择线之间形成多个共源极接触，在相邻的所述漏极选择线之间形成多个漏极接触，与现有技术中位于相邻的所述源极选择线之间的呈条状的共源极接触相比，本发明中所述共源极接触与所述漏极接触的面积不会相差太大，从而避免刻蚀形成接触孔的过程中造成刻蚀负载效应，保证共源极接触与漏极接触的尺寸精度，提高nand存储器的性能。

附图说明

图1为一nand存储器的俯视图。

图2为本发明一实施例所提供的nand存储器的形成方法的流程示意图。

图3为本发明一实施例所提供的nand存储器的俯视图。

具体实施方式

图1为一nand存储器的俯视图，如图1所示，所述nand存储器的形成方法一般包括：首先，提供一基底10，所述基底10包括多个交替排布的有源区11和隔离区12；然后，在所述隔离区12内形成隔离结构；接着，在所述基底10上形成多条源极选择线ssg、漏极选择线dsg与字线wl(例如包括wl0、wl1、wl2、……、wln-2、wln-1、wln)，同时在所述源极选择线ssg与字线wl0之间，以及在所述漏极选择线dsg与字线wln之间还各形成有两条虚拟字线dummy；然后，在相邻的选择线(ssg、dsg)之间，字线与相邻选择线之间、以及相邻的字线之间的每个有源区11上形成结区域。在相邻的漏极选择线dsg之间形成的结区域为漏极，在相邻的源极选择线ssg之间形成的结区域为共源极。

然后，在上述结构上形成层间绝缘层，对所述层间绝缘层进行刻蚀形成漏极接触孔与共源极接触孔，所述漏极接触孔暴露出所述漏极，所述共源极接触孔暴露出所述共源极，然后在所述漏极接触孔与共源极接触孔内填充材料，分别形成漏极接触cct与共源极接触csc。

如图1所示，所述漏极接触cct的横截面呈长方形，位于相邻的所述漏极选择线dsg之间的每个有源区11上，所述共源极接触csc呈条状，位于相邻的所述源极选择线ssg的区域内，两者的形状并不相同，且所述共源极接触csc的面积远大于所述漏极接触cct的面积，并且为了防止漏电流，所述共源极接触孔的深大要大于所述漏极接触孔的深度。由此，在刻蚀形成两个面积与深度均不同的接触孔时，会产生刻蚀负载效应，导致面积较大的接触孔处的刻蚀速率小于面积较小的接触孔处的刻蚀速率，从而导致所述共源极接触csc或漏极接触cct达不到预定的精度，从而对最终形成的nand存储器的性能造成影响。

针对上述问题，申请人提供一种nand存储器及其形成方法，包括：提供一基底，所述基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区；在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线与字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间；在相邻的所述源极选择线之间形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触。

本发明提供的nand存储器及其形成方法中，基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区，在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线以及字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间，然后在相邻的所述源极选择线之间的第二有源区上形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触，即在相邻的所述源极选择线之间形成多个共源极接触，在相邻的所述漏极选择线之间形成多个漏极接触，与现有技术中位于相邻的所述源极选择线之间的呈条状的共源极接触相比，本发明中所述共源极接触与所述漏极接触的面积不会相差太大，从而避免刻蚀形成接触孔的过程中产生的刻蚀负载效应，保证共源极接触与漏极接触的尺寸精度，提高nand存储器的性能。

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

图2为本发明一实施例所提供的nand存储器的形成方法的流程示意图，如图2所示，本发明提出的一种nand存储器的形成方法，包括以下步骤：

步骤s100：提供一基底，所述基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区；

步骤s200：在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线以及字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间；

步骤s300：在相邻的所述源极选择线之间的第二有源区上形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触。

图3为本发明一实施例所提供的nand存储器的俯视图，请参考图2所示，并结合图3，详细说明本发明提出的nand存储器的形成方法：

在步骤s100中，提供一基底100，所述基底100包括多个交替排布的第一有源区110和隔离区120，以及连接所述第一有源区110的第二有源区120。

在本实施例中，所述基底100为半导体基底，例如可以为硅(si)基底、锗(ge)基底、硅锗(sige)基底、绝缘体上硅(soi，silicononinsulator)或绝缘体上锗(goi，germaniumoninsulator)等。在其他实施例中，所述基底100还可以为包括其他元素半导体或化合物半导体的基底，例如砷化镓(gaas)、磷化铟(inp)或碳化硅(sic)等，还可以为叠层结构，例如硅/硅锗(si/sige)等，还可以为其他外延结构，例如sgoi(绝缘体上锗硅)等。在本实施例中，所述基底100为硅衬底。在所述基底100中还可以形成掺杂区或者半导体结构等，本发明对此不做限定。

所述基底100包括以多个交替排布的第一有源区110和隔离区120，以及连接所述第一有源区110的第二有源区120。所述第一有源区110和隔离区120彼此平行，均沿第一方向延伸，所述第二有源区130沿第二方向延伸，优选的，所述第一方向与第二方向垂直。

作为示例的，可以在所述基底上依序形成隧穿绝缘层、电荷储存层和隔离掩膜。所述隔离掩膜上形成有暴露隔离区的图案。所述隔离掩膜可以具有包括缓冲氧化物层、氮化物层和防反射层的堆叠结构。随后，将所述隔离掩膜作为掩膜，采用刻蚀工艺刻蚀所述隔离区的电荷储存层、隧穿绝缘层和基底，在隔离区中形成沟槽，未形成沟槽的区域视为有源区。在稍后形成公共源极的区域中有源区彼此连接，作为第二有源区130，与沟槽交替布置的有源区作为第一有源区110，所述第一有源区110与第二有源区130共同构成有源区。之后，还包括，去除所述隔离掩膜，然后在所述沟槽内形成隔离结构。

在步骤s200中，在所述基底100上形成多条源极选择线ssg、漏极选择线dsg与字线wl0-wln(例如包括wl0、wl1、wl2、……、wln-2、wln-1、wln)，所述字线wl0-wln位于所述源极选择线ssg和漏极选择线dsg之间，所述源极选择线ssg、漏极选择线dsg以及字线wl均与所述第一有源区110相交，且所述第二有源区130位于相邻的源极选择线ssg之间。

本实施例中，所述源极选择线ssg、漏极选择线dsg与字线wl0-wln均沿第二方向延伸，所述字线wl0-wln位于所述源极选择线ssg和漏极选择线dsg之间。所述第二有源区130位于相邻的源极选择线ssg之间，并且在所述源极选择线ssg与所述位线wl0之间形成有两条虚拟字线dummy，在所述漏极选择线dsg与所述字线wln之间也形成有两条虚拟字线dummy。所述虚拟字线dummy也沿所述第二方向延伸。且所述虚拟字线dummy与所述字线wl0-wln在同一工艺步骤中形成。

作为示例的，在上述的电荷储存层上依序形成介电层、用于控制栅极的导电层和硬掩膜层。然后，以所述硬掩膜层为掩膜，对所述导电层、介电层、电荷储存层以及隧穿绝缘层进行刻蚀，形成源极选择线ssg、漏极选择线dsg、字线wl0-wln和虚拟字线dummy。最后，去除所述硬掩膜层。

在步骤s300中，在相邻的所述源极选择线ssg之间的第二有源区130上形成多个共源极接触csc，在相邻的所述漏极选择线dsg之间的每个第一有源区110上形成漏极接触cct。

所述漏极接触cct位于相邻的所述漏极选择线dsg之间的每个第一有源区110上，所述共源极接触csc的横截面呈长方形或正方形，或本领域技术人员已知的其他形状，所述共源极接触csc均匀分布于所述第二有源区130上。优选的，每个所述共源极接触csc位于相邻的两条第一有源区110之间。

作为示例的，通过实施离子注入工艺在上述结构中形成结区域，在相邻的源极选择线ssg、漏极选择线dsg以及相邻的字线wl0-wln之间形成结区域。在相邻的漏极选择线dsg之间的结区域为漏极，漏极通过隔离结构彼此隔离，在相邻的源极选择线ssg之间的结区域为公共源极，因为结区域在相邻的源极选择线ssg之间连续地连接，所述公共源极亦被连续地形成且平行于源极选择线ssg。

然后，在上述结构上形成一层间绝缘层，然后对所述层间绝缘层进行刻蚀形成漏极接触孔与共源极接触孔，所述漏极接触孔暴露出所述漏极，所述共源极接触孔暴露出所述共源极。并且，所述共源极接触孔的横截面呈长方形、正方形或本领域技术人员已知的其他形状，所述共源极接触孔均匀分布于所述第二有源区130上。优选的，每个所述共源极接触孔位于相邻的两条所述第一有源区110之间。请参考图3与图1所示，与现有技术相比，本实施例中，所述共源极接触孔由一个呈条状的接触孔改为多个呈长方向或正方形的接触孔，其与所述漏极接触的面积差减小，因此在刻蚀形成接触孔的过程中可以避免产生刻蚀负载效应。

最后，在所述漏极接触孔与共源极接触孔内填充材料层，形成漏极接触cct与共源极接触csc。所述共源极接触csc的横截面呈长方形、正方形，或本领域技术人员已知的其他形状，所述共源极接触csc均匀分布于所述第二有源区上。优选的，每个所述共源极接触csc位于相邻的两条所述第一有源区110之间。

综上所述，本发明提供的nand存储器的形成方法中，基底100包括多个交替排布的第一有源区110和隔离区120，以及连接所述第一有源区110的第二有源区130，在所述基底100上形成与所述第一有源区110相交的多条源极选择线ssg、漏极选择线dsg以及字线wl0-wln，所述字线wl0-wln位于所述源极选择线ssg和漏极选择线dsg之间，且所述第二有源区130位于相邻的源极选择线ssg之间，然后在相邻的所述源极选择线ssg之间的第二有源区130上形成多个共源极接触csc，在相邻的所述漏极选择线dsg之间的每个第一有源区上形成漏极接触cct，即在相邻的所述源极选择线ssg之间形成多个共源极接触cct，在相邻的所述漏极选择线dsg之间形成多个漏极接触cct，与现有技术中位于相邻的所述源极选择线之间的呈条状的共源极接触相比，本发明中所述共源极接触与所述漏极接触之间的面积差减小，从而避免刻蚀形成接触孔的过程中产生的刻蚀负载效应，保证共源极接触与漏极接触的尺寸精度，提高nand存储器的性能。

相应的，本发明还提供一种nand存储器，采用如上所述的方法形成，请参考图3所示，所述nand存储器包括：

基底100，所述基底100包括多个交替排布的第一有源区110和隔离区120，以及连接所述第一有源区110的第二有源区130；

位于所述基底100上的多条源极选择线ssg与漏极选择线dsg，所述源极选择线ssg和漏极选择线dsg与所述第一有源区110相交，且所述第二有源区130位于相邻的源极选择线ssg之间；

位于所述源极选择线ssg和漏极选择线dsg之间的多条字线wl0-wln；

位于相邻的所述源极选择线ssg之间的第二有源区130上的多个共源极接触csc，以及位于相邻的所述漏极选择线dsg之间的每个第一有源区上的漏极接触cct。

进一步的，所述第一有源区110与所述隔离区120均沿第一方向延伸，所述第二有源区130沿第二方向延伸，所述第一方向与所述第二方向垂直。

进一步的，所述源极选择线ssg、漏极选择线dsg以及字线wl0-wln均沿所述第二方向延伸。

进一步的，在所述源极选择线ssg与所述字线wl0之间，以及在所述漏极选择线dsg与所述字线wln之间均设置有两条虚拟字线dummy。

进一步的，所述共源极接触csc的横截面呈长方形或正方形，多个所述共源极接触csc均匀分布于所述第二有源区130上。

进一步的，每个所述共源极接触csc位于相邻的两条所述第一有源区110之间。

进一步的，所述nand存储器还包括：位于所述隔离区120上的隔离结构(未示出)。

综上所述，本发明提供的nand存储器及其形成方法中，基底包括多个交替排布的第一有源区和隔离区，以及连接所述第一有源区的第二有源区，在所述基底上形成与所述第一有源区相交的多条源极选择线、漏极选择线以及字线，所述字线位于所述源极选择线和漏极选择线之间，且所述第二有源区位于相邻的源极选择线之间，然后在相邻的所述源极选择线之间的第二有源区上形成多个共源极接触，在相邻的所述漏极选择线之间的每个第一有源区上形成漏极接触，即在相邻的所述源极选择线之间形成多个共源极接触，在相邻的所述漏极选择线之间形成多个漏极接触，与现有技术中位于相邻的所述源极选择线之间的呈条状的共源极接触相比，本发明中所述共源极接触与所述漏极接触的面积不会相差太大，从而避免刻蚀形成接触孔的过程中造成刻蚀负载效应，保证共源极接触与漏极接触的尺寸精度，提高nand存储器的性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。