半导体器件及其制造方法与流程

本申请要求2017年12月18日提交的申请号为10-2017-0173944的韩国专利申请的优先权，其全部内容通过引用合并于此。

本发明的示例性实施例涉及半导体器件及其制造方法，并且更特别地，涉及一种包括高k材料和金属栅电极的晶体管以及该晶体管的制造方法。

背景技术：

随着半导体器件在低电源电压和高速下运行，建议使用hkmg(高k金属栅极)结构。具有hkmg结构的晶体管可以包括栅电介质层，该栅电介质层包括具有比氧化硅(sio2)更高的介电常数的高k材料。另外，hkmg晶体管可以包括包含金属层的栅电极。由于栅电介质层包括高k材料，因此hkmg晶体管能够在使等效氧化物厚度(eot)变薄的同时抑制栅极泄漏电流。此外，使用包括金属层的栅电极可以进一步改善hkmg晶体管的操作特性。

技术实现要素：

本发明的实施例针对一种能够增强具有各种宽度的晶体管的阈值电压均匀性的改进的半导体器件以及该半导体器件的制造方法。该晶体管可以优选为hkmg晶体管。例如，因为增强的阈值电压均匀性提高了晶体管的可靠性并改善了它们的性能特性，所以增强的阈值电压均匀性是非常期望的。

根据本发明的一个实施例，一种半导体器件可以包括：第一晶体管，其包括第一栅极叠层；第二晶体管，其包括比所述第一栅极叠层具有更窄宽度的第二栅极叠层；以及虚设栅极叠层，其设置在所述第一栅极叠层和所述第二栅极叠层周围，其中，所述虚设栅极叠层包括氧吸收层(oxygensinklayer)，所述氧吸收层用于捕获从外部扩散到所述第一栅极叠层和所述第二栅极叠层中的氧原子。

所述第一栅极叠层、所述第二栅极叠层和所述虚设栅极叠层中的每个栅极叠层可以包括氧空位包含区域，并且在所述第一栅极叠层与所述第二栅极叠层之间不存在氧空位的显著差异。

所述虚设栅极叠层由与所述第一栅极叠层和所述第二栅极叠层的材料相同的材料来形成。

所述第一栅极叠层和所述第二栅极叠层中的每个栅极叠层可以包括氧空位包含区域和氧空位固化区域。

所述氧空位固化区域形成在所述第一栅极叠层和所述第二栅极叠层中的每个栅极叠层的栅极边缘中。

所述第一栅极叠层、所述第二栅极叠层和所述氧吸收层中的每个层可以包括高k材料。

所述第一栅极叠层、所述第二栅极叠层和所述氧吸收层中的每个层可以包括hfo2、hfsio、hfsion或hfon。

所述第一栅极叠层、所述第二栅极叠层和所述虚设栅极叠层中的每个叠层可以包括将界面层、高k材料和金属栅电极依次层叠的叠层结构，以及所述虚设栅极叠层的所述高k材料可以成为所述氧吸收层。

所述第一栅极叠层、所述第二栅极叠层和所述虚设栅极叠层中的每个叠层可以包括将界面层、高k材料、偶极子诱导覆盖层和金属栅电极依次层叠的叠层结构，以及所述虚设栅极叠层的所述高k材料可以成为所述氧吸收层。

所述虚设栅极叠层可以具有包围所述第一栅极叠层和所述第二栅极叠层的形状。

所述虚设栅极叠层可以被设置为与所述第一栅极叠层和所述第二栅极叠层间隔开大约1nm至100nm。

所述第一栅极叠层与所述第二栅极叠层可以具有不同的栅极长度。

根据本发明的另一个实施例，一种用于制造半导体器件的方法可以包括：在半导体衬底之上形成有源栅极叠层；在所述有源栅极叠层周围形成虚设栅极叠层；以及在氧气的气氛下执行热处理以使所述有源栅极叠层的氧空位固化，其中，所述虚设栅极叠层包括氧吸收层，所述氧吸收层捕获从所述氧气的气氛中扩散的氧原子。

形成所述有源栅极叠层的步骤可以包括：形成宽栅极叠层；以及形成比所述宽栅极叠层具有更窄宽度的窄栅极叠层。

所述虚设栅极叠层被形成为具有包围所述有源栅极叠层的形状。

所述有源栅极叠层和所述氧吸收层中的每个层可以包括氧空位包含区域，且可以在执行热处理之后使所述氧空位的一部分固化。

在执行所述热处理之后，所述有源栅极叠层可以包括氧空位包含区域和氧空位固化区域，以及所述氧空位固化区域被形成为限制在所述有源栅极叠层的栅极边缘中。

所述有源栅极叠层和所述虚设栅极叠层中的每个叠层可以包括将界面层、高k材料和金属栅电极依次层叠的叠层结构。

所述有源栅极叠层和所述虚设栅极叠层中的每个叠层可以包括将界面层、高k材料、偶极子诱导覆盖层和金属栅电极依次层叠的叠层结构。

所述虚设栅极叠层可以被设置为与所述有源栅极叠层间隔开大约1nm至100nm。

附图说明

图1a是示出根据本发明的一个实施例的半导体器件的平面图。

图1b是沿图1a中示出的线a-a′截取的半导体器件的截面图。

图1c和图1d是示出氧空位固化均匀性的示意图。

图2是示出根据本发明的一个实施例的半导体器件的平面图。

图3a是示出根据本发明的一个实施例的半导体器件的平面图。

图3b是沿图3a中示出的线a-a′截取的半导体器件的截面图。

图3c是示出根据本发明的第三实施例的改进示例的半导体器件的截面图。

图4a是示出根据本发明的一个实施例的半导体器件的平面图。

图4b是沿图4a中示出的线a-a′截取的半导体器件的截面图。

图5是示出根据本发明的一个实施例的半导体器件的平面图。

图6是示出根据本发明的一个实施例的半导体器件的平面图。

图7是示出根据本发明的一个实施例的半导体器件的平面图。

图8a至图8e示出了根据本发明的实施例的半导体器件的制造方法的示例。

具体实施方式

下面将参考附图来更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式来体现，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是全面和完整的，并且这些实施例将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。

附图不一定按比例绘制，并且在一些情况下，为了清楚地示出实施例的特征，比例可能已经被夸大。当第一层被称为在第二层“上”或者在衬底“上”，这不仅指第一层直接形成在第二层或衬底上的情况，而且指第三层存在于第一层与第二层或衬底之间的情况。

下面将参考附图具体描述本发明的实施例。尽管在本发明的说明书中将动态随机存取存储器(dram)作为示例进行了描述，以简化本发明的描述，但本发明的概念和精神不限于此，相反，本发明的概念和精神可以应用于其他种类的存储器或半导体器件。

在下文中，本发明的实施例提供了一种当通过先行栅极工艺(gatefirstprocess)形成hkmg(高k金属栅极)时提高晶体管的可靠性和阈值电压的片上均匀性的方法。

先行栅极工艺为下述方法：在形成栅电介质层和栅电极之后通过杂质离子注入工艺和活化退火工艺来形成源极/漏极区。在先行栅极工艺中，栅极叠层可以包括界面层、栅电介质层和栅电极。界面层可以由氧化硅(sio2)来形成，而栅电介质层可以由高k材料来形成。

在执行先行栅极工艺时，可以在栅极叠层的高k材料中形成氧空位。氧空位会使正偏压温度不稳定性(positivebiasedtemperatureinstability，pbti)的可靠性劣化。另外，可能会出现阈值电压(vt)偏移。

氧空位可以在随后的退火工艺期间被固化成氧原子。这里，由于氧反应在栅极的边缘处结束，因此存在由于栅极的长度和宽度的差异而导致的特性变化。简而言之，当不同长度和宽度的栅极同时经受退火工艺时，在栅极的边缘处的固化可能变得不均匀。

本发明的实施例采用用于消耗氧原子的虚设栅极。虚设栅极可以抑制栅极的边缘处的氧固化。因此，可以改善在不同长度和宽度的栅极中的氧空位固化均匀性。

图1a是示出根据本发明的一个实施例的半导体器件的平面图。

参考图1a，半导体器件100可以包括多个有源栅极g1至g3和多个虚设栅极d1至d10。

有源栅极g1至g3可以具有不同宽度和不同长度。第一有源栅极g1可以具有第一宽度w1和第一长度l1。第二有源栅极g2可以具有第二宽度w2和第二长度l2。第三有源栅极g3可以具有第三宽度w3和第三长度l3。第一宽度w1与第二宽度w2可以相同，而第三宽度w3可以比第一宽度w1和第二宽度w2宽。第一长度l1与第三长度l3可以相同，而第二长度l2可以比第一长度l1和第三长度l3短。如上所述，有源栅极g1至g3可以包括窄栅极(narrowgate)和宽栅极(widegate)。窄栅极可以指具有窄宽度的有源栅极，而宽栅极可以指具有宽宽度的有源栅极。第一有源栅极g1和第二有源栅极g2可以是窄栅极。第三有源栅极g3可以是宽栅极。

虚设栅极d1至d10可以具有不同尺寸或相同尺寸。虚设栅极d1至d10可以彼此分隔开。换言之，虚设栅极d1至d10可以以预定间隙而彼此间隔开。虚设栅极d1至d10可以具有不规则形状。

虚设栅极d1至d10可以与有源栅极g1至g3电绝缘。虚设栅极d1至d10与有源栅极g1至g3之间的间隙可以在大约1nm至大约100nm之间。

虚设栅极d1至d10可以被布置为包围有源栅极g1至g3。具体说来，第一虚设栅极d1至第四虚设栅极d4可以包围第一有源栅极，即，第一虚设栅极d1至第四虚设栅极d4可以被设置在第一有源栅极g1周围。第一虚设栅极d1至第四虚设栅极d4可以被布置为形成不连续的图案。第四虚设栅极d4至第七虚设栅极d7可以被设置在第二有源栅极g2周围。第四虚设栅极d4至第七虚设栅极d7可以被布置为形成不连续的图案。第七虚设栅极d7至第十虚设栅极d10可以被设置在第三有源栅极g3周围。第七虚设栅极d7至第十虚设栅极d10可以被布置为形成不连续的图案。

有源栅极g1至g3与虚设栅极d1至d10可以通过相同的工艺来形成。有源栅极g1至g3与虚设栅极d1至d10可以由相同的材料来形成。有源栅极g1至g3与虚设栅极d1至d10可以由不同的材料来形成。例如，有源栅极g1至g3可以包括电介质材料和导电材料的叠层。虚设栅极d1至d10可以包括电介质材料和导电材料的叠层。

第一有源栅极g1至第三有源栅极g3可以由相同的材料来形成。第一虚设栅极d1至第10虚设栅极d10可以由相同的材料来形成。

图1b是沿图1a中示出的线a-a'截取的半导体器件的截面图。

参考图1b，可以在半导体衬底101上形成有源栅极g1至g3与虚设栅极d1、d4、d7和d10。有源栅极g1至g3可以彼此间隔开。虚设栅极d1、d4、d7和d10可以彼此间隔开。有源栅极g1至g3与虚设栅极d1、d4、d7和d10可以彼此间隔开。有源栅极g1至g3与虚设栅极d1、d4、d7和d10可以沿第一水平方向以交替结构来布置。有源栅极g3至g1与虚设栅极d10、d7、d4和d1可以沿第二水平方向以交替的结构来布置。第一水平方向与第二水平方向可以实质上彼此垂直。第一水平方向与第二水平方向可以与半导体衬底101的平面平行。

半导体衬底101可以由任意合适的半导体材料(该半导体材料包括：例如，硅或硅锗)来形成。半导体衬底101可以是绝缘体上硅(soi)衬底。

虚设栅极d1、d4、d7和d10中的每个虚设栅极可以包括虚设界面层120、虚设栅电介质层130和虚设栅电极140。虚设界面层120可以形成在半导体衬底101之上并且与半导体衬底101接触。虚设栅电介质层130可以形成在虚设界面层120之上并且与虚设界面层120接触。虚设栅电极140可以形成在虚设栅电介质层130之上并且与虚设栅电介质层130接触。

有源栅极g1至g3中的每个有源栅极可以包括界面层121、栅电介质层131和栅电极141。界面层121可以形成在半导体衬底101之上并且与半导体衬底101接触。栅电介质层131可以形成在界面层121之上并且与界面层121接触。栅电极141可以形成在栅电介质层131之上并且与栅电介质层131接触。

虚设界面层120与界面层121可以具有相同厚度。虚设界面层120与界面层121可以由相同的材料制成。虚设界面层120与界面层121可以包括例如，氧化硅或氮氧化硅。

虚设栅电介质层130与栅电介质层131可以由高k材料组成，或者包括高k材料。虚设栅电介质层130与栅电介质层131可以具有比氧化硅(sio2)的介电常数(大约为3.9)更高的介电常数。虚设栅电介质层130与栅电介质层131可以具有比虚设界面层120的介电常数和界面层121的介电常数更高的介电常数。虚设栅电介质层130与栅电介质层131可以由金属氧化物或金属硅酸盐制成，或者包括金属氧化物或金属硅酸盐。例如，虚设栅电介质层130与栅电介质层131可以包括铪(hf)、铝(al)、镧(la)或锆(zr)。虚设栅电介质层130与栅电介质层131可以由以下材料制成或者包括以下材料：氧化铪、氧化铝、氧化镧、氧化锆或其组合。虚设栅电介质层130与栅电介质层131可以由以下材料制成或者包括以下材料：硅酸铪(hfsio)、硅酸锆(zrsio)或其组合。在本发明的一个实施例中，虚设栅电介质层130与栅电介质层131可以由基于铪的材料制成，或者包括基于铪的材料。例如，虚设栅电介质层130与栅电介质层131可以包括以下材料：氧化铪(hfo2)、硅酸铪(hfsio)、氮氧化铪硅(hfsion)或氮氧化铪(hfon)。

虚设栅电极140与栅电极141可以具有相同厚度。虚设栅电极140与栅电极141可以由以下材料制成或者包括以下材料：多晶硅、金属、金属氮化物或其组合。例如，虚设栅电极140与栅电极141可以由以下材料制成或者包括以下材料：n型掺杂多晶硅、p型掺杂多晶硅、氮化钛、氮化钽、钨、铝或其组合。

如上所述，由于虚设栅电介质层130与栅电介质层131由高k材料形成，因此虚设栅电介质层130与栅电介质层131可以包括多个氧空位。为了使氧空位固化，有源栅极g1至g3与虚设栅极d1、d4、d7和d10可以经受热处理工艺150。

可以在含氧气体的气氛下执行热处理工艺150。含氧气体的气氛可以包括o2气体。

在执行热处理工艺150时，含氧气体的气氛中的氧原子可以扩散到栅电介质层131和虚设栅电介质层130中。扩散的氧原子可以使栅电介质层131的氧空位和虚设栅电介质层130的氧空位固化。

在本发明的一个实施例中，通过形成其中每个虚设栅极都包括虚设栅电介质层130的虚设栅极d1至d10，虚设栅电介质层130可以在执行热处理工艺150的同时捕获氧原子(oa)。由于氧原子(oa)被捕获，因此虚设栅电介质层130可以比栅电介质层131具有更高的氧量。虚设栅电介质层130的氧空位可以通过捕获的氧原子(oa)来固化。因此，虚设栅电介质层130与栅电介质层131可以具有不同的氧空位密度。根据本发明的另一个实施例中，虚设栅电介质层130与栅电介质层131可以具有相同的氧含量。

如上所述，由于虚设栅电介质层130在热处理工艺150期间捕获氧原子(oa)，因此可能会使扩散到栅电介质层131中的氧原子(oa)最小化。由于在热处理工艺150期间在虚设栅电介质层130中消耗了氧原子(oa)，因此可以使到达有源栅极g1至g3的氧原子(oa)的量最小化。因此，可能会抑制在不同宽度的有源栅极中的氧空位固化，从而改善氧空位均匀性。

图1c和图1d示出了氧空位固化均匀性。

参考图1c，氧空位可以通过在有源栅极g1、g2和g3的边缘处的氧原子来固化。由于虚设栅极d1至d10捕获氧原子，因此可能会使到达有源栅极g1、g2和g3的边缘的氧原子最小化。因此，有源栅极g1、g2和g3的氧空位固化区域c11、c12和c13可以具有均匀的尺寸。有源栅极g1、g2和g3中的每个有源栅极可以包括氧空位包含区域v11、v12和v13和氧空位固化区域c11、c12和c13。氧空位固化区域c11、c12和c13可以分别被限制在有源栅极g1、g2和g3的栅极边缘中。氧空位包含区域v11、v12和v13可以包括多个氧空位，而氧空位固化区域c11、c12和c13可以是氧空位被固化的区域。氧空位包含区域v11、v12和v13可以具有比氧空位固化区域c11、c12和c13更宽的区域。

根据本发明的另一个实施例，当由虚设栅极d1至d10扩散的所有氧原子被消耗掉时，有源栅极g1、g2和g3可以不包括氧空位固化区域c11、c12和c13。

图1d示出了根据一个比较示例的半导体器件100。图1d的比较示例与图1c的不同之处可以在于：虚设栅极可以被省略。根据该比较示例的半导体器件100可以经受图1b中示出的热处理工艺150。

在执行热处理工艺150时，在含氧气体的气氛下的氧原子(oa)可以扩散到栅电介质层131中。扩散的氧原子(oa)可以使栅电介质层131的氧空位固化。然而，由于有源栅极g1、g2和g3具有不同宽度，因此氧空位固化密度可能会不均匀。例如，窄宽度的有源栅极g1和g2的氧空位可以比宽宽度的有源栅极g3的氧空位被固化得更多。换言之，有源栅极g1和g2的氧空位固化区域c1和c2可能比有源栅极g3的氧空位固化区域c3宽。由于氧空位固化区域之间的显著差异，有源晶体管之间可能会存在阈值电压差。

在本发明的此实施例中，通过设置虚设栅极d1至d10，不同宽度的有源栅极g1、g2和g3之间可以不出现氧空位的显著差异。结果，可以除去不同宽度的有源晶体管之间的阈值电压差和可靠性差异。

图2是示出根据本发明的一个实施例的半导体器件100m的平面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于其与图1a和图1b的实施例的差异。

参考图2，在半导体器件100m中，单个连续的虚设栅极包围有源栅极g1至g3。在下文中，虚设栅极d11也被称为环形虚设栅极d11。

图3a是示出根据本发明的一个实施例的半导体器件的平面图。图3b是沿图3a中示出的线a-a′截取的半导体器件的截面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于任何改进的部分。

参考图3a和图3b，半导体器件200可以包括多个有源晶体管tr1和tr2以及一个虚设晶体管tr3。有源晶体管tr1和tr2可以包括第一有源晶体管tr1和第二有源晶体管tr2。第一有源晶体管tr1可以包括宽栅极211w。第二有源晶体管tr2可以包括窄栅极211n。宽栅极211w可以比窄栅极211n具有更宽的宽度(w12>w11)。宽栅极211w与窄栅极211n可以具有相同的栅极长度。

第一有源晶体管tr1可以包括宽栅极211w和第一源极/漏极区215w。宽栅极211w可以铺设在要被横跨的第一有源区210w之上。第一源极/漏极区215w可以形成在宽栅极211w的两侧的第一有源区210w的内部。

第二有源晶体管tr2可以包括窄栅极211n和第二源极/漏极区215n。窄栅极211n可以铺设在要被横跨的第二有源区210n之上。第二源极/漏极区215n可以形成在窄栅极211n的两侧的第二有源区210n的内部。

虚设晶体管tr3可以包括虚设栅极221和虚设源极/漏极区225。虚设栅极221可以铺设在要被横跨的虚设有源区220之上。虚设源极/漏极区225可以形成在虚设栅极221的两侧的虚设有源区220的内部。虚设栅极221可以比宽栅极211w具有更窄的宽度(w13<w12)。虚设栅极221与窄栅极211n可以具有相同的宽度(w13＝w11)。根据本发明的此实施例的变体，虚设栅极221可以比窄栅极211n具有更窄的宽度(w13<w11)。

第一有源区210w、第二有源区210n和虚设有源区220可以由半导体衬底201来限定。半导体衬底201还可以包括隔离层202。第一有源区210w、第二有源区210n和虚设有源区220可以通过隔离层202而彼此电断开。

宽栅极211w可以包括第一界面层212w、第一栅电介质层213w和第一栅电极214w。

窄栅极211n可以包括第二界面层212n、第二栅电介质层213n和第二栅电极214n。

虚设栅极221可以包括虚设界面层222、虚设栅电介质层223和虚设栅电极224。

虚设界面层222可以与虚设界面层120相对应。第一界面层212w和第二界面层212n可以与图1b中示出的界面层121相对应。第一栅电介质层213w和第二栅电介质层213n可以与图1b中示出的栅电介质层131相对应。虚设栅电介质层223可以与图1b中示出的虚设栅电介质层130相对应。第一栅电极214w和第二栅电极214n可以与图1b中示出的栅电极141相对应。虚设栅电极224可以与图1b中示出的虚设栅电极140相对应。

第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以掺杂有n型杂质或p型杂质。第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以掺杂有相同的杂质。例如，第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以包括磷(p)、砷(as)或硼(b)。

第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以掺杂有不同的杂质。第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以掺杂有n型杂质。结果，第一有源晶体管tr1、第二有源晶体管tr2和虚设晶体管tr3可以包括nmosfet(n沟道金属氧化物半导体场效应晶体管)。

第一源极/漏极区215w、第二源极/漏极区215n和虚设源极/漏极区225可以掺杂有p型杂质。结果，第一有源晶体管tr1、第二有源晶体管tr2和虚设晶体管tr3可以包括pmosfet(p沟道金属氧化物半导体场效应晶体管)。

第一源极/漏极区215w和第二源极/漏极区215n可以掺杂有n型杂质，而虚设源极/漏极区225可以掺杂有p型杂质。结果，第一有源晶体管tr1和第二有源晶体管tr2可以是nmosfet，而虚设晶体管tr3可以包括pmosfet。

在本发明的此实施例中，由于形成了包括虚设栅电介质层223的虚设栅极221，因此虚设栅电介质层223可以在执行热处理250的同时捕获氧原子(oa)。

由于虚设栅电介质层223捕获氧原子(oa)(如上所述)，因此可以使扩散到第一栅电介质层213w和第二栅电介质层213n的氧原子(oa)的量最小化。因此，第一有源晶体管tr1与第二有源晶体管tr2之间不出现显著的氧空位差异。

另外，由于虚设栅极221捕获氧原子，因此可以改善具有不同沟道长度的宽栅极211w与窄栅极211n之间的氧空位均匀性。换言之，可以均匀地维持长沟道与短沟道之间的阈值电压。

结果，由于虚设栅极221形成在宽栅极211w和窄栅极211n周围，因此可以均匀地确保具有不同栅极宽度或不同沟道长度的第一有源晶体管tr1与第二有源晶体管tr2之间的可靠性。

第一有源晶体管tr1和第二有源晶体管tr2可以包括nmosfet、pmosfet或cmosfet。虚设晶体管tr3可以包括虚设nmosfet、虚设pmosfet或虚设cmosfet。

图3c是示出根据本发明的实施例的改进示例的半导体器件的截面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的改进示例的描述将聚焦于任何改进的部分。

参考图3c，宽栅极211w还可以包括在第一栅电极214w与第一栅电介质层213w之间的第一覆盖层216w。窄栅极211n还可以包括在第二栅电极214n与第二栅电介质层213n之间的第二覆盖层216n。虚设栅极221还可以包括在虚设栅电极224与虚设栅电介质层223之间的虚设覆盖层226。

第一覆盖层216w与第二覆盖层216n可以由能够通过诱导偶极子来控制有效功函数的材料制成。第一覆盖层216w和第二覆盖层216n可以包括氧化镧(lao)或氧化铝(alo)。当第一有源晶体管tr1和第二有源晶体管tr2可以是nmosfet时，第一覆盖层216w和第二覆盖层216n可以为氧化镧(lao)。当第一有源晶体管tr1和第二有源晶体管tr2可以是pmosfet时，第一覆盖层216w和第二覆盖层216n可以为氧化铝(alo)。第一覆盖层216w、第二覆盖层216n和虚设覆盖层226可以由相同的材料制成。

第一覆盖层216w和第二覆盖层216n可以将第一有源晶体管tr1的阈值电压和第二有源晶体管tr2的阈值电压控制在期望的电平。

图4a是示出根据本发明的一个实施例的半导体器件300的平面图。图4b是沿图4a中示出的线a-a′截取的半导体器件的截面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于任何改进的部分。

参考图4a和图4b，半导体器件300可以包括宽栅极211w、窄栅极211n和虚设栅极221′。虚设栅极221′可以被形成为直接接触隔离层202。换言之，虚设栅极221′可以设置在隔离层202之上并可以与隔离层202接触。

图5是示出根据本发明的一个实施例的半导体器件400的平面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于任何改进的部分。

参考图5，半导体器件400可以包括宽栅极211w、窄栅极211n和虚设栅极221″。虚设栅极221″可以与虚设有源区220″部分重叠(ol1)。另外，虚设栅极221″可以与隔离层202部分重叠(ol2)。

图6是示出根据本发明的一个实施例的半导体器件500的平面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于任何改进的部分。

参考图6，半导体器件500可以包括多个虚设栅极221、221′和221″。虚设栅极221可以铺设在要被横跨的虚设有源区220之上。虚设栅极221′可以设置在隔离层202之上。虚设栅极221″可以与虚设有源区220″和隔离层202部分重叠。

图7是示出根据本发明的一个实施例的半导体器件600的平面图。在下文中，本文省略了与上述实施例重叠的内容，并且对本发明的此实施例的描述将聚焦于任何改进的部分。

参考图7，半导体器件600可以包括多个长有源栅极211l、多个短有源栅极211s和一个虚设栅极221r。虚设栅极221r可以具有包围有源栅极211l和211s的环形的形状。有源栅极211l和211s可以铺设在有源区210之上。有源栅极211l和211s可以包括多个短有源栅极211s和多个长有源栅极211l。短有源栅极211s的长度l1可以比长有源栅极211l的长度l2短。短有源栅极211s和长有源栅极211l可以具有相同的宽度。短有源栅极211s可以铺设在要被横跨的短有源区210s之上。长有源栅极211l可以铺设在要被横跨的长有源区210l之上。从栅极长度方向的视角来看，长有源区210l可以比短有源区210s长。

虚设栅极221r的大部分可以设置在隔离层202之上。虚设栅极221r的一部分可以铺设在要被横跨的虚设有源区220a之上。根据本发明的另一个实施例，可以省略虚设有源区220a。

图8a至图8e示出了根据本发明的实施例的半导体器件的制造方法的示例。

参考图8a，可以在半导体衬底11中形成隔离层12，以限定多个有源区。半导体衬底11可以由包括例如硅或硅锗的任意合适的半导体材料来形成。半导体衬底11可以是绝缘体上硅(soi)衬底。隔离层12可以通过浅沟槽隔离(sti)工艺来形成。例如，隔离层12可以由氧化硅、氮化硅、旋涂电介质(sod)或其组合来形成。

隔离层12可以限定半导体衬底11中的第一区r1、第二区r2和第三区r3。第一区r1、第二区r2和第三区r3可以是有源区。第一区r1可以被称为“宽栅极区”。第二区r2可以被称为“窄栅极区”。第三区r3可以被称为“虚设栅极区”。第一区r1和第二区r2可以是形成实际操作晶体管的区。第三区r3可以是形成非操作晶体管(即，“虚设晶体管”)的区。第一区r1、第二区r2和第三区r3可以是有源区。

参考图8b，界面层13可以形成在半导体衬底11之上并且与半导体衬底11接触。栅电介质层14可以形成在界面层13之上并且与界面层13接触。

界面层13可以由以下材料制成或包括以下材料：氧化硅、氮氧化硅或其组合。例如，界面层13可以由以下材料制成或包括以下材料：氧化硅(sio2)或氮氧化硅(sion)。界面层13可以改善在半导体衬底11与栅电介质层14之间的界面特性。作为界面层13的氧化硅可以通过使用臭氧的湿法而向上生长。界面层13可以由第一区r1、第二区r2和第三区r3中的相同材料来形成。

栅电介质层14可以由第一区r1、第二区r2和第三区r3中的相同材料来形成。栅电介质层14可以包括高k材料。栅电介质层14的介电常数可以比氧化硅(sio2)的介电常数(大约为3.9)高。栅电介质层14可以比界面层13具有更高的介电常数。

栅电介质层14可以由金属氧化物或金属硅酸盐来制成，或者包括金属氧化物或金属硅酸盐。栅电介质层14可以由以下材料制成或者包括以下材料：铪(hf)、铝(al)、镧(la)或锆(zr)。栅电介质层14可以由以下材料制成或者包括以下材料：氧化铪、氧化铝、氧化镧、氧化锆或其组合。栅电介质层14可以由以下材料制成或者包括以下材料：硅酸铪(hfsio)、硅酸锆(zrsio)或其组合。栅电介质层14可以由第一区r1和第二区r2中的不同材料来形成。栅电介质层14可以通过以下工艺来形成：化学气相沉积(cvd)工艺、低压cvd(lpcvd)工艺、等离子体增强cvd(pecvd)工艺、金属有机cvd(mocvd)工艺、原子层沉积(ald)工艺或等离子体增强ald(peald)。尽管未示出，但是栅电介质层14可以经受等离子体氮化工艺和氮化后退火工艺。

栅导电层15可以形成在栅电介质层14之上并且与栅电介质层14接触。栅导电层15可以由第一区r1、第二区r2和第三区r3中的相同材料来形成。栅导电层15可以由以下材料制成或者包括以下材料：多晶硅、金属、金属氮化物或其组合。例如，栅导电层15可以由以下材料制成或者包括以下材料：n型掺杂多晶硅、p型掺杂多晶硅、氮化钛、氮化钽、钨、铝或其组合。

掩模层16可以形成在栅导电层15之上并且与栅导电层15接触。掩模层16可以包括光刻胶图案。

参考图8c，可以形成宽栅极wg、窄栅极ng和虚设栅极dg。可以同时形成宽栅极wg、窄栅极ng和虚设栅极dg。为了形成宽栅极wg、窄栅极ng和虚设栅极dg，可以利用掩模层16来执行栅极图案化工艺。例如，可以依次刻蚀栅导电层15、栅电介质层14和界面层13。

宽栅极wg、窄栅极ng和虚设栅极dg中的每个栅极可以具有多个层的叠层结构。宽栅极wg可以具有将宽界面层13w、宽栅电介质层14w与宽栅电极15w层叠的结构。窄栅极ng可以具有将窄界面层13n、窄栅电介质层14n与窄栅电极15n层叠的结构。虚设栅极dg可以具有包括虚设界面层13d、虚设栅电介质层14d和虚设栅电极15d的叠层结构。宽界面层13w、窄界面层13n与虚设界面层13d可以由相同的材料来形成，并且可以具有相同的厚度。宽栅电介质层14w、窄栅电介质层14和虚设栅电介质层14d可以由相同的材料来形成，并且可以具有相同的厚度。宽栅电极15w、窄栅电极15n和虚设栅电极15d可以由相同的材料来形成，并且可以具有相同的厚度。

宽栅极wg可以形成在第一区r1之上并且与第一区r1接触。窄栅极ng可以形成在第二区r2之上并且与第二区r2接触。虚设栅极dg可以形成在第三区r3之上并且与第三区r3接触。宽栅极wg可以比窄栅极ng和虚设栅极dg具有更宽的宽度。宽栅极wg和窄栅极ng可以是有源栅极。

宽栅极wg和窄栅极ng可以是sio2/hfo2/tin的叠层。例如，宽界面层13w和窄界面层13n可以为sio2。宽栅电介质层14w和窄栅电介质层14n可以是hfo2。宽栅电极15w和窄栅电极15n可以是tin。

虚设栅极dg可以是sio2/hfo2/tin的叠层。在该叠层中，sio2可以为虚设界面层13d，hfo2可以为虚设栅电介质层14d，而tin可以为虚设栅电极15d。

在栅极图案化工艺结束之后，可以去除掩模层(图8b中示出的掩模层16)。

参考图8d，可以形成源极/漏极区17w、17n和17d。源极/漏极区17w、17n和17d可以包括宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d。宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以通过掺杂工艺来形成。宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以掺杂有相同的杂质。根据本发明的另一个实施例，宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以掺杂有不同的杂质。

宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以掺杂有n型杂质或p型杂质。宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以掺杂有n型杂质。宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以掺杂有p型杂质。宽源极/漏极区17w和窄源极/漏极区17n可以掺杂有n型杂质，而虚设源极/漏极区17d可以掺杂有p型杂质。

宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d可以包括磷(p)、砷(as)或硼(b)。

宽栅极wg与宽源极/漏极区17w可以为宽栅极晶体管。窄栅极ng与窄源极/漏极区17n可以为窄栅极晶体管。虚设栅极dg与虚设源极/漏极区17d可以为虚设晶体管。宽栅极晶体管与窄栅极晶体管可以具有相同的阈值电压。

参考图8e，可以执行热处理工艺18。热处理工艺18可以激活掺杂在宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d中的杂质。

热处理工艺18可以在含氧气体的气氛下来执行。含氧气体可以包括氧气(o2)。

热处理工艺18可以使氧空位固化。本文中，氧空位可以设置在宽栅电介质层14w、窄栅电介质层14n和虚设栅电介质层14d中。由于宽栅电介质层14w、窄栅电介质层14n和虚设栅电介质层14d包括高k材料，因此多个氧空位可以形成在宽栅电介质层14w、窄栅电介质层14n和虚设栅电介质层14d中。

在执行热处理工艺18的同时，在含氧气体的气氛下的氧原子可以扩散到宽栅电介质层14w、窄栅电介质层14n和虚设栅电介质层14d。扩散的氧原子可以使氧空位固化。

根据本发明的另一个实施例，在执行热处理工艺18之后，可以形成宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d。在这种情况下，可以执行另外的热处理，该另外的热处理用于激活掺杂在宽源极/漏极区17w、窄源极/漏极区17n和虚设源极/漏极区17d中的杂质。该另外的热处理可以在热处理工艺18的相同条件下来执行。

在执行热处理工艺18的同时，虚设栅极dg可以捕获氧原子。虚设栅极dg可以被称为“氧吸收虚设体(oxygensinkdummy)”。由于虚设栅极dg捕获氧原子，因此可以使扩散到宽栅极wg和窄栅极ng中的氧原子的量最小化。

由于虚设栅极dg捕获氧原子，因此可以不出现氧空位的显著差异。简而言之，可以改善具有不同宽度的宽栅极wg与窄栅极ng之间的氧空位均匀性。此外，可以均匀地维持宽晶体管与窄晶体管之间的阈值电压。

由于用作氧吸收虚设体的虚设栅极dg具有形成在虚设栅电介质层14d中的氧空位，因此可以原样使用nmos/pmos。

由于当虚设栅电介质层14d与虚设栅电极15d彼此直接接触时氧空位产生量增加，因此可以更强地执行氧吸收的功能。

根据本发明的实施例，通过形成氧吸收虚设体来使氧空位均匀地固化是可能的。

根据本发明的实施例，通过形成氧吸收虚设体来获得在宽栅极晶体管与窄栅极晶体管之间的阈值电压均匀性是可能的。

根据本发明的实施例，通过形成氧吸收虚设体来获得在长沟道晶体管与短沟道晶体管之间的阈值电压均匀性是可能的。

根据本发明的实施例，可以提高具有各种宽度和长度的栅极的晶体管的可靠性。

虽然已经关于特定实施例描述了本发明，但是对于本领域技术人员明显的是：在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。