新型碳化硅结势垒肖特基二极管及其制作方法与流程

本发明涉及半导体功率器件，尤其涉及碳化硅二极管。

技术背景

中国专利200710153275.9，题为“sic肖特基势垒半导体器件”中描述了第二导电类型的结势垒d1/d2≥1；该专利中，整个保护环的深度<有源区结势垒深度；中国专利：cn201710027731，题为“一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法”中描述了有源区结势垒区的宽度分为宽窄2种，其间距均匀分布。

以上专利描述中，有源p区与保护环p区的结深一致。这样会造成结势垒二极管的雪崩耐量较低。

技术实现要素：

本发明所要解决的主要技术问题是提供新型碳化硅结势垒肖特基二极管的制作方法，提高肖特基二极管的雪崩耐量。

为了解决上述的技术问题，本发明提供了新型碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和第二导电类型终端场限环；所述有源区包括间隔设置的多个第二导电类型结势垒区；

沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。

在一较佳实施例中：所述保护环分为浅结和深结；所述浅结的结深和浓度与第二导电类型终端场限环相同；所述深结的结深和浓度与第二导电类型结势垒区相同；浅结与深结存在交叠；所述深结的宽度w0为5-35um。

在一较佳实施例中：所述有源区包括n个第二导电类型结势垒区，靠近保护环的第一个结势垒区的宽度w1为1-15um；保护环与第一个结势垒区的间距s1为0.5-8um；第n个第二导电类型结势垒区的宽度wn为0.5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距sn为5-10um。

在一较佳实施例中：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与上一个第二导电类型结势垒区的间距。

在一较佳实施例中：所述第二导电类型结势垒区为长条形，沿着保护环的两侧向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。

在一较佳实施例中：所述第二导电类型结势垒区为环形，沿着保护环的四周向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。

本发明还提供了新型碳化硅结势垒肖特基二极管的制作方法，包括如下步骤：

1)准备碳化硅衬底，其电阻率为0.001-0.05ω·cm，厚度200-380um；

2)在碳化硅衬底上，生长第一导电类型的碳化硅外延层，其浓度为1e15-2e16cm^-3；

3)在碳化硅外延层上表面，通过淀积sio2，光刻，选择性离子注入形成间隔设置的多个第二导电类型结势垒区和深结；深结位于第二导电类型结势垒区外；所述深结和第二导电类型结势垒区的深度相同；

所述多个第二导电类型结势垒区沿着由外向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小；

4)在碳化硅外延层上表面，通过光刻，选择性离子注入形成深度相同的第二导电类型终端场限环和浅结；其中浅结位于深结外，并与与深结存在交叠；第二导电类型终端场限环位于浅结外；

5)通过物理研磨，将碳化硅衬底的背面减薄至200-220um，在碳化硅衬底的背面通过电子束蒸发或溅镀，淀积金属ni，并在900℃下退火形成欧姆接触；

6)在碳化硅外延层上表面，通过电子束蒸发或溅镀，淀积金属ti，并在500℃下退火形成肖特基金属；

7)在肖特基金属的上表面，通过电子束蒸发或溅镀，淀积金属al，形成阳极；

8)在碳化硅外延层上表面及阳极金属的上表面，通过pecvd，淀积形成sio2/si3n4层，通过光刻，形成钝化层；

9)在钝化层19的上表面，通过淀积、光刻，形成保护层；

10)在欧姆接触的下表面，通过淀积，形成tiniag阴极金属。

在一较佳实施例中：每一个所述第二导电类型结势垒区包括一个或至少两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与位于其外侧的上一个第二导电类型结势垒区的间距。

在一较佳实施例中：所述第二导电类型结势垒区为长条形，沿着深结的两侧向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。

在一较佳实施例中：所述第二导电类型结势垒区为环形，沿着深结的四周向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。

本发明提供的新型碳化硅结势垒肖特基二极管的制作方法，能够提高肖特基二极管的雪崩耐量。

附图说明

图1为本发明优选实施例1中肖特基二极管的分层结构图；

图2为本发明优选实施例1中有源区的示意图；

图3为本发明优选实施例2中有源区的示意图；

图4为本发明优选实施例3中肖特基二极管的分层结构图；

图5为本发明优选实施例3中有源区的示意图；

图6为本发明优选实施例4中有源区的示意图；

图7-16为本发明优选实施例5的生产工艺示意图；

图17、18为本发明优选实施例6中生产工艺与实施例5的区别示意图。

具体实施方式

为了使本发明技术方案更加清楚，现将本发明结合实施例和附图做进一步详细说明：

实施例1

参考图1，本实施例提供了新型碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底10，第一导电类型碳化硅外延层11；所述第一导电类型碳化硅外延层11的上表面由中心向外依次设置有有源区31、保护环32和第二导电类型终端场限环13；所述有源区31包括间隔设置的多个第二导电类型结势垒区12；

沿着保护环32向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。

具体来说，所述保护环32分为浅结14和深结15；所述浅结14的结深和浓度与第二导电类型终端场限环13相同；所述深结15的结深和浓度与第二导电类型结势垒区12相同；浅结与深结存在交叠；所述深结的宽度w0为5-35um。

所述有源区31包括n个第二导电类型结势垒区12，靠近保护环32的第一个结势垒区的宽度w1为1-15um；保护环32与第一个结势垒区的间距s1为0.5-8um；第n个第二导电类型结势垒区的宽度wn为0.5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距sn为5-10um。

这样的结构，主要是因为结势垒区之间的间隔逐渐增大后，当施加的反向偏压不断增加，有源区靠近中心处结势垒区之间的间距较大，肖特基结的电场强度较大，由于肖特基效应，导致该区域的肖特基势垒高度降低，成为击穿薄弱点，因此将击穿点引入到有源区中心区域，增加了雪崩状态下的散热面积，从而提高了雪崩耐量。

本实施例中，每一个所述第二导电类型结势垒12区包括一个子结势垒区。并且，本实施例中，所述第二导电类型结势垒区12为长条形，沿着保护环32的两侧向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小，如图2所示。

实施例2

参考图3，本实施例与实施例1的区别在于：所述第二导电类型结势垒区12为环形，沿着保护环32的四周向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。

实施例3

参考图4和5，本实施例与实施例1的区别在于：本实施例中，每一个所述第二导电类型结势垒12区包括两个子结势垒区；所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区12与上一个第二导电类型结势垒区12的间距。这样就形成了分组渐变的结构。

实施例4

参考图6，本实施例与实施例3的区别在于：所述第二导电类型结势垒区12为环形，沿着保护环32的四周向有源区31的中心的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。

实施例5

参考图7-16，本实施例提供了新型碳化硅结势垒肖特基二极管的制作方法，包括如下步骤：

1)准备碳化硅衬底10，其电阻率为0.001-0.05ω·cm，厚度200-380um；

2)在碳化硅衬底10上，生长第一导电类型的碳化硅外延层11，其浓度为1e15-2e16cm^-3；

3)在碳化硅外延层11上表面，通过淀积sio2，光刻，选择性离子注入形成间隔设置的多个第二导电类型结势垒区12和深结15；深结15位于第二导电类型结势垒区12外；所述深结15和第二导电类型结势垒区12的深度相同；

所述多个第二导电类型结势垒区12沿着由外向内的方向，相邻第二导电类型结势垒区12的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小；

4)在碳化硅外延层11上表面，通过光刻，选择性离子注入形成深度相同的第二导电类型终端场限环13和浅结14；其中浅结14位于深结15外，并与与深结15存在交叠；第二导电类型终端场限环13位于浅结14外；

5)通过物理研磨，将碳化硅衬底10的背面减薄至200-220um，在碳化硅衬底10的背面通过电子束蒸发或溅镀，淀积金属ni，并在900℃下退火形成欧姆接触21；

6)在碳化硅外延层11上表面，通过电子束蒸发或溅镀，淀积金属ti，并在500℃下退火形成肖特基金属17；

7)在肖特基金属的上表面，通过电子束蒸发或溅镀，淀积金属al，形成阳极18；

8)在碳化硅外延层11上表面及阳极18金属的上表面，通过pecvd，淀积形成sio2/si3n4层，通过光刻，形成钝化层19；

9)在钝化层19的上表面，通过淀积、光刻，形成保护层20；

10)在欧姆接触21的下表面，通过淀积，形成tiniag阴极金属22。

本实施例中，每一个所述第二导电类型结势垒区12包括一个子结势垒区。

实施例6

本实施例与实施例6的区别在于：每一个第二导电类型结势垒区12包括至少两个子结势垒区，所述至少两个子结势垒区的宽度相同，之间的间距也相同；并且间距等于其所在的第二导电类型结势垒区与位于其外侧的上一个第二导电类型结势垒区的间距。如图17、18所示。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。