半导体晶片的制造方法与流程

本发明涉及半导体晶片的制造方法，特别涉及在作为支承基板的硅晶片表面上隔着绝缘膜而形成了半导体层的soi(silicononinsulator，硅在绝缘体上)晶片的制造方法。

背景技术：

作为半导体晶片，已知由单晶硅形成的硅晶片和由gaas等化合物半导体形成的块体的晶片(以下有时也称为“块体晶片”)。还已知使用cvd法等而在这样的块体晶片的表面上形成了外延层的外延晶片。进一步已知在块体晶片表面上设置sio2层等绝缘膜，并隔着该绝缘膜而形成作为半导体器件形成区域的半导体层(也称为活性层)的半导体晶片。根据要形成的半导体器件而分别使用这些具备各种结构的晶片。

特别是近年来，高集成cmos元件、高耐压元件、以及在图像传感器领域中具有soi(silicononinsulator，硅在绝缘体上)结构的soi晶片受到关注。该soi晶片具有在支承基板上依次形成有氧化硅(sio2)等绝缘膜、和用作器件活性层的单晶硅层等半导体层的结构。块体的硅基板中，在元件与基板之间可能产生的杂散电容较大，但soi晶片由于大幅减少了杂散电容，因此能够实现器件的高速化、高耐压化、低功耗化等。

制造这样的soi晶片的代表性方法之一有贴合法。该贴合法中，在用于支承基板的晶片和用于活性层的晶片中的至少一者上形成绝缘膜，接着，将这些晶片隔着绝缘膜贴合后，在1200℃左右的高温下实施热处理。继而，对用于活性层的晶片进行磨削研磨等而薄膜化，制成期望膜厚的活性层，由此得到soi晶片。

在此，为了对贴合后的用于活性层的晶片进行薄膜化从而制成具备期望的膜厚和膜厚均匀性的活性层，除了前述磨削研磨之外，有时也组合使用等离子体蚀刻等局部干式蚀刻。例如，专利文献1中，公开了贴合soi基板的制造方法，其具备：对贴合后的用于活性层的晶片的表面进行研磨的研磨步骤、测定该研磨后的活性层的全部区域的厚度的晶片厚度测定步骤、和基于所得厚度数据而对研磨后的活性层进行等离子体蚀刻的等离子体蚀刻步骤。专利文献1中，根据厚度数据，调整等离子体蚀刻装置的等离子体发生电极位置的移动速度，由此实现高膜厚均匀性。

现有技术文献

专利文献

专利文献1：日本特开2004-235478号公报。

技术实现要素：

发明所要解决的课题

以下，如专利文献1中记载的技术那样，在通过局部干式蚀刻对半导体层的整面进行平坦化之前，测定该半导体层的全部区域的厚度，基于其测定结果而在面内各处调整局部干式蚀刻的蚀刻量从而提高膜厚均匀性、进行平坦化加工，将上述方法称为“面内蚀刻量调整平坦化加工法”。通过面内蚀刻量调整平坦化加工法，对半导体层的整面实施局部干式蚀刻后的半导体层的膜厚均匀性能够得到相当程度的改善。实际上，通过经过根据专利文献1所述的等离子体蚀刻，能够使活性层的膜厚公差为±0.3μm以内。然而，伴随近年来半导体器件的微细化，作为局部干式蚀刻后的半导体层的膜厚公差所要求的水平变得日益严格，预期要求±0.10μm以内、进一步±0.05μm以内的膜厚公差。因此，为了进一步改善局部干式蚀刻后的半导体层的膜厚公差，希望建立能够进一步提高局部干式蚀刻后的阶段中的膜厚均匀性的技术。

因此，鉴于上述课题，本发明的目的在于提供使用局部干式蚀刻法实施平坦化的半导体晶片的制造方法，其能够提高平坦化后的半导体层的膜厚均匀性。

用于解决问题的手段

本发明人为了解决上述各问题而进行了深入研究。如前述那样，为了得到soi晶片而使用面内蚀刻量调整平坦化加工法时，测定soi晶片的活性层的全部区域的厚度，基于所得厚度数据，通过等离子体蚀刻对活性层进行局部干式蚀刻。理论上，认为通过面内蚀刻量调整平坦化加工法可得到充分的面内均匀性，但考虑到实际的加工后的膜厚分布可以，认为在局部干式蚀刻后发生加工不均。

本发明人进行了研究，结果在本文中新发现的是，如果进行面内蚀刻量调整平坦化加工法，则装置的加工倾向会随时间发生变化，进而在进行装置的资材更换时加工倾向也会发生变化。该面内蚀刻量调整平坦化加工法中的局部干式蚀刻中，在不使加工对象的晶片旋转的情况下，使喷嘴沿着x轴方向和y轴方向移动，从而进行等离子体蚀刻(参照图1a)。具体而言，如图1a所示那样，沿着y方向进行加工，以规定间距沿着x方向移动，进一步在y方向上进行加工，反复进行上述操作。因此，即使存在装置特有的加工不均，也不会形成同心圆状的不均。此外，实际观察的加工不均有时也为局部性的，因此即使确认测定结果，也难以判断是因装置而引起的不均，还是因晶片而引起的不均。此外，即使不均能够被确定为是等离子体蚀刻装置所引起的，也确认到在等离子体蚀刻后即使研磨晶片(应予说明，研磨时晶片在旋转的同时被研磨)也无法修正。

参照图1a的同时，在下文中定义本说明书中的x轴(x方向)和y轴(y方向)。本说明书中，y轴是与从晶片的刻痕或定向平面起朝向晶片中心的方向平行的方向，x轴与y轴垂直。

在此，本发明人为了进一步探明这样的随时间发生的变化和资材更换时加工倾向变化的原因，调查了与面内蚀刻量调整平坦化加工法不同的、不管厚度数据如何而对活性层的整面以等量进行局部干式蚀刻时的蚀刻量分布。为了像这样以等量对活性层的整面进行局部干式蚀刻，将局部干式蚀刻装置的蚀刻速率设为恒定，同时对扫描soi晶片的样品台以等速进行扫描即可，因此以下也称为“等速加工”。

图1b中，示出了以规定时间使用局部干式蚀刻加工机进行等速加工时的x轴方向和y轴方向的蚀刻量的截面数据。应予说明，图1b中，将晶片的刻痕一并图示，以下也同样如此。此外，图1c中，示出从图1b起经过半年后，使用相同的局部干式蚀刻装置进行等速加工时的x轴方向和y轴方向的蚀刻量的截面数据。进一步，图1d中，示出对相同的局部干式蚀刻装置进行部件更换(具体而言为放电管和放电用的喷嘴)后，进行等速加工时的x轴方向和y轴方向的蚀刻量的截面数据。

根据图1b能够确认，通过等速加工，除了晶片边缘部之外，x轴方向和y轴方向均得到了大致均匀的蚀刻量。另一方面，根据图1c能够确认，在y轴方向上得到了大致均匀的蚀刻量，与此相对，在x轴方向上尽管为等速加工，但在加工前半段蚀刻量少，在加工后半段蚀刻量多(即蚀刻量逐渐增加)。此外，根据图1d能够确认，在y轴方向上得到了大致均匀的蚀刻量，与此相对，在x轴方向上尽管为等速加工，但在加工前半段蚀刻量多，在加工后半段蚀刻量少(即，蚀刻量逐渐减少)。应予说明，关于图1b，严格而言在加工后半段蚀刻量减少，因此相当于逐渐减少。

本发明人基于图1b~图1d的结果，确认到如果持续使用相同的局部干式蚀刻加工机、或者进行部件更换，则即使进行等速加工，加工倾向也发生变化。

此外，图2是表示使用上述局部干式蚀刻加工机通过面内蚀刻量调整平坦化加工法进行了平坦化加工后的膜厚分布的一例的图。如图2所示那样，还表明在晶片周缘部的周向部分区域内，有时形成膜厚为0.1μm~0.2μm左右、且局部地高的部分(换言之，该区域中蚀刻量少)。

像这样，如果使用局部干式蚀刻装置进行面内蚀刻量调整平坦化加工法，则由于局部干式蚀刻加工机的经年变化、部件更换的时机，在面内无法避免地产生加工量(蚀刻量)的不均。因此，本发明人为了将该加工量的不均抵消，想到通过把握局部干式蚀刻装置的加工倾向，并设定考虑了该加工倾向、和加工对象的活性层的膜厚分布的预想膜厚分布，从而改良面内蚀刻量调整平坦化加工法。继而发现，如果使用该预想膜厚分布，则能够改善平坦化加工后的膜厚分布的公差。进一步，本发明人发现，使用该预想膜厚分布的手段不限于对soi晶片的活性层进行平坦化的情况，也能够适用于对半导体层的整面进行局部干式蚀刻的情况，从而完成了本发明。即，本发明的主要构成如下所述。

(1)半导体晶片的制造方法，其包括：半导体层形成步骤，在用于支承基板的半导体晶片的单面侧上形成半导体层；和平坦化步骤，通过局部干式蚀刻法对前述半导体层的整面进行平坦化加工，该制造方法的特征在于，包括：

加工倾向获取步骤，求出使用局部干式蚀刻法的平坦化装置的加工倾向；

加工前膜厚分布测定步骤，测定前述半导体层的平坦化加工前的膜厚分布；

预想膜厚分布设定步骤，基于前述加工倾向和前述加工前膜厚分布，设定前述半导体层的预想膜厚分布；

目标蚀刻量分布设定步骤，基于平坦化加工后的前述半导体层的目标膜厚分布和前述预想膜厚分布而在前述平坦化装置中设定目标蚀刻量分布；和

平坦化步骤，基于前述设定的前述目标蚀刻量分布，通过前述平坦化装置对前述半导体层的整面进行局部干式蚀刻加工。

(2)根据上述(1)所述的半导体晶片的制造方法，其中，在前述加工倾向获取步骤中，基于多枚样品半导体晶片的平坦化加工结果，求出前述加工倾向。

(3)根据上述(1)或(2)所述的半导体晶片的制造方法，其还包括：薄膜化步骤，在前述半导体层形成步骤与前述平坦化步骤之间，对前述半导体层进行薄膜化。

(4)根据上述(1)~(3)中任一项所述的半导体晶片的制造方法，其中，前述用于支承基板的半导体晶片为硅晶片，

前述半导体层形成步骤中，将前述硅晶片隔着绝缘膜而与前述半导体层贴合。

(5)根据上述(4)所述的半导体晶片的制造方法，其中，前述半导体层为单晶硅层。

发明效果

根据本发明，能够提供可提高半导体层的膜厚均匀性的半导体晶片的制造方法。

附图说明

图1a是说明局部干式蚀刻中的x轴和y轴的示意图。

图1b是表示根据本发明人的实验而得到的在规定时期内进行等速加工时蚀刻量的截面数据的图。

图1c是表示根据本发明人的实验而得到的从规定时期起经过半年时进行等速加工时蚀刻量的截面数据的图。

图1d是表示根据本发明人的实验而得到的在局部干式蚀刻装置的部件更换后进行等速加工时蚀刻量的截面数据的图。

图2是表示根据本发明人的实验而得到的进行面内蚀刻量调整平坦化加工法时膜厚分布的不均位置的一例的图。

图3a是说明根据本发明的一个实施方式所述的半导体晶片的制造方法的示意截面图。

图3b是说明根据本发明的一个实施方式所述的半导体晶片的制造方法的流程图。

图4a是表示局部干式蚀刻装置的加工倾向的一例的x轴方向的截面数据。

图4b是表示图4a的一例的情况中用于设定预想膜厚分布的x轴方向修正量的一例的图。

图4c是表示图4a的一例的情况中用于设定预想膜厚分布的x轴方向修正量的一例的等高线图。

图5a是表示在晶片边缘部的部分周向区域发生加工不均的情况中用于设定预想膜厚分布的径向修正量的一例的示意图和图表。

图5b是表示在晶片边缘部的部分周向区域发生加工不均的情况中用于设定预想膜厚分布的周向修正量的一例的示意图和图表。

图5c是表示图5a和图5b的一例的情况中用于设定预想膜厚分布的径向和周向修正量的一例的等高线图。

图6是表示根据实施例1所述的局部等离子体蚀刻前的活性层的膜厚分布的等高线图和柱状图。

图7是表示根据实施例2所述的局部等离子体蚀刻前的活性层的膜厚分布的等高线图和柱状图。

图8是表示根据实施例1所述的局部等离子体蚀刻后的活性层的膜厚分布的等高线图和柱状图。

图9是表示根据实施例2所述的局部等离子体蚀刻后的活性层的膜厚分布的等高线图和柱状图。

图10是表示根据现有例1所述的局部等离子体蚀刻前的活性层的膜厚分布的等高线图和柱状图。

图11是表示根据现有例2所述的局部等离子体蚀刻前的活性层的膜厚分布的等高线图和柱状图。

图12是表示根据现有例1所述的局部等离子体蚀刻后的活性层的膜厚分布的等高线图和柱状图。

图13是表示根据现有例2所述的局部等离子体蚀刻后的活性层的膜厚分布的等高线图和柱状图。

具体实施方式

以下，参照附图详细说明本发明的实施方式。首先，参照图3a，对作为根据本发明所述的一个实施方式的、具有soi结构的半导体晶片100的制造方法进行说明。图3a中，为了附图的简略化，关于用于支承基板的半导体晶片10、绝缘膜20和用于活性层的晶片30a、半导体层30b、30c、30d的厚度，与实际厚度的比例不同，进行了夸张表示。

如图3a所示那样，为了制造具有soi结构的半导体晶片100，准备用于支承基板的半导体晶片10(步骤a)，在用于支承基板的半导体晶片10的单面或整面上形成绝缘膜20(步骤b，图3a中在单面上形成)，平坦化后将作为半导体层的用于活性层的晶片30a隔着绝缘膜20而与用于支承基板的半导体晶片10贴合(步骤c)即可。接着，将用于活性层的晶片30a薄膜化，可以得到局部干式蚀刻前的半导体层30b(步骤d)。继而，通过局部干式蚀刻法对半导体层30b的整面进行平坦化加工，得到局部干式蚀刻后的半导体层30c(步骤e)。进一步，对半导体层30c进行精研磨，得到精研磨后的半导体层30d，还能够制作精加工后的半导体晶片110。

应予说明，在用于支承基板的半导体晶片的单面侧上形成半导体层的半导体层形成步骤可以说相当于前述的步骤a至步骤d。此外，一般而言，局部干式蚀刻后的半导体层30c或精研磨后的半导体层30d成为soi晶片的活性层。

接着，参照图3b的流程图，更详细地说明根据本发明所述的制造方法。关于标记，与图3a一并参照。本实施方式中，在前述的步骤e中，进行以下的步骤。即，本实施方式的制造方法中，进行：加工倾向获取步骤s10，求出使用局部干式蚀刻法的平坦化装置的加工倾向；加工前膜厚分布测定步骤s20，测定半导体层的平坦化加工前的膜厚分布(即半导体层30b的膜厚分布)；预想膜厚分布设定步骤s30，基于加工倾向和加工前膜厚分布，设定半导体层30b的预想膜厚分布；目标蚀刻量分布设定步骤s40，基于平坦化加工后的半导体层(即半导体层30c)的目标膜厚分布和预想膜厚分布而在平坦化装置中设定目标蚀刻量分布；和平坦化步骤s50，基于所设定的目标蚀刻量分布，通过平坦化装置对半导体层30b的整面进行局部干式蚀刻加工。以下，依次说明各步骤的详情。

＜加工倾向获取步骤s10＞

首先，在加工倾向获取步骤s10中，求出使用局部干式蚀刻法的平坦化装置的加工倾向。作为这样的平坦化装置，已知スピードファム公司制dcp(drychemicalplanarization，干式化学平坦化)和该公司制的pace(plasmaassistedchemicaletching，等离子体辅助化学蚀刻)等干式平坦化装置，除此之外，还可以使用gcib(气体簇离子束)来进行平坦化加工。为了求出平坦化装置的加工倾向，可以应用各种各样的手段。例如，可以使用在即将进行用于得到根据本实施方式所述的半导体晶片100的加工之前的加工结果。即，对1枚样品晶片进行前述面内蚀刻量调整平坦化加工法，基于该平坦化加工结果，对比目标膜厚分布与加工结果的膜厚分布之差，从而可以求出平坦化装置的加工倾向。此外，为了使加工倾向显现化，优选基于多枚而非1枚样品半导体晶片的平坦化加工结果来求出加工倾向。此外，可以对每个规定期间(例如每1周、每1个月)求出平坦化装置的加工倾向，将其用作下一规定期间中使用的加工倾向。除此之外，可以对样品晶片的整面，将局部干式蚀刻装置的蚀刻速率设为恒定，同时对扫描样品晶片的样品台以等速进行扫描，测定蚀刻量的面内分布，确认蚀刻量的面内分布中的不均。其中，优选对多枚样品晶片通过面内蚀刻量调整平坦化加工法进行平坦化加工，获取与目标膜厚分布的差值，从而获取加工倾向。通过进行多枚加工，容易分辨是晶片引起的加工不均，还是局部干式蚀刻装置引起的加工不均。此外，理由还在于，等速加工中，难以获取图2中例示的圆弧状的凸形状的倾向。

＜加工前膜厚分布测定步骤s20＞

与前述加工倾向获取步骤s10不同，进行测定半导体层30b的膜厚分布的加工前膜厚分布测定步骤s20。本步骤s20可以使用组装在平坦化装置中的膜厚分布测定器进行测定，也可以使用与该平坦化装置不同的膜厚分布测定机而测定半导体层30b的膜厚分布。根据半导体层的材料和厚度，使用适当的测定方法即可。测定soi晶片的半导体层30b、30c(即活性层)的膜厚分布时，可以使用采用市售的反射分光法的膜厚测定器、分光椭偏膜厚测定装置等。

＜预想膜厚分布设定步骤s30＞

接着，基于通过加工倾向获取步骤s10而求出的加工倾向、和通过加工前膜厚分布测定步骤s20而求出的加工前膜厚分布，设定半导体层30b的预想膜厚分布。即，为了抵消使用平坦化装置对半导体层30b的整面通过局部干式蚀刻进行平坦化加工时的加工不均的影响，相对于在步骤s20中实际测定的膜厚分布，设定考虑了加工倾向的预想膜厚分布。例如，作为加工倾向，具有平坦化加工后的面内的部分区域变凸的倾向时，意味着该部分的蚀刻量少。因此，预想膜厚分布中，设定增大了该部分区域的膜厚的预想膜厚分布，在平坦化加工步骤中，以使该区域的蚀刻量变多的方式调整扫描速度而进行平坦化加工。应予说明，一般而言使用局部干式蚀刻法的平坦化装置的每单位面积的蚀刻速率是恒定的，因此通过调整扫描速度而进行蚀刻量的调整。

步骤s10至步骤s30参照图4a至图4c和图5a至图5c的各个具体例进行说明。

图4a表示根据现有型的面内蚀刻量调整平坦化加工法，通过局部干式蚀刻法对soi的活性层的整面进行平坦化加工前后的膜厚分布(即由半导体层30b得到半导体层30c)。应予说明，从x轴位置的-100mm沿着y轴方向扫描而开始加工，以规定间距沿着x轴的正方向扫描并沿着y轴方向折返扫描，重复上述操作而在x轴位置的+100mm的位置结束加工。根据平坦化加工后的膜厚分布的x轴方向截面数据，在加工前半段(x轴位置负侧)，与平均膜厚相比膜厚变小(蚀刻量多)，在加工后半段(x轴位置正侧)，与平均膜厚相比膜厚变大(蚀刻量少)。因此，作为此时的加工倾向，可以确认为随着加工进行，蚀刻量相对于目标蚀刻量而言沿着x轴方向逐渐减少。

该例子的情况中，在测定实际加工的活性层的膜厚分布后，对该膜厚分布(即加工前膜厚分布)，如图4b所示那样，添加相对于x轴位置逐渐增加的膜厚修正量而设定预想膜厚分布即可。作为面内的膜厚分布全部区域，如图4c的等高线图所示那样，仅对x轴方向进行膜厚修正即可，在存在y轴方向的加工不均的情况中，也可以进一步考虑该加工不均。以这样的方式，可以得到预想膜厚分布。如果对该预想膜厚分布进行局部干式蚀刻，则能够抵消加工不均，因此最终的膜厚均匀性得到改善。

此外，如前述图2那样，在晶片周缘部的周向部分区域中存在加工不均时，可以在测定实际加工的活性层的膜厚分布后，对该膜厚分布(即加工前膜厚分布)，添加径向的膜厚修正量(参照图5a)和周向的膜厚修正量(参照图5b)而设定预想膜厚分布。应予说明，如果将图5a和图5b所示的膜厚修正量应用于面内的膜厚分布整个区域，则形成如图5c的等高线图那样。

＜目标蚀刻量分布设定步骤s40＞

预想膜厚分布设定步骤s30后，进行目标蚀刻量分布设定步骤s40。本步骤中，基于平坦化加工后的半导体层(即半导体层30c)的目标膜厚分布和预想膜厚分布而在平坦化装置中设定目标蚀刻量分布。目标蚀刻量分布相当于目标膜厚分布与预想膜厚分布的差值。

＜平坦化步骤s50＞

继而，目标蚀刻量分布设定步骤s40后，基于由该步骤s40设定的目标蚀刻量分布，通过平坦化装置对半导体层30b的整面进行局部干式蚀刻加工，得到半导体层30c。目标蚀刻量分布中，考虑了平坦化装置的加工倾向，因此与现有型的面内蚀刻量调整平坦化加工法相比，能够改善平坦化后的半导体层30c。因此，通过本实施方式，能够制造具有高膜厚均匀性的半导体晶片100。

以下，说明用于制造具有soi结构的半导体晶片100的前述步骤a至步骤d和步骤e(图3a)的具体方式。

作为在步骤a中准备的用于支承基板的半导体晶片10，可以使用由硅单晶形成的单晶硅晶片。单晶硅晶片可以使用将通过czochralski法(cz法)、浮区熔融法(fz法)而培育的单晶硅锭用绳锯机等进行切片而得到的硅晶片。此外，单晶硅晶片中可以添加碳和/或氮。进一步，可以添加任意的杂质而制成n型或p型。此外，用于支承基板的半导体晶片10可以为除了硅单晶之外的块体的化合物半导体。

步骤b中，在氧化氛围下进行热处理等，从而能够在用于支承基板的半导体晶片10的表面上设置绝缘膜20。此外，作为绝缘膜20，不限于氧化硅膜，可以使用电绝缘体。例如，作为绝缘膜20，可以使用氮化硅膜，还可以使用类金刚石碳(dlc；diamondlikecarbon)等。

步骤c中，将用于活性层的晶片30a隔着绝缘膜20而与用于支承基板的半导体晶片10贴合，该贴合能够通过常规的手段来进行。用于活性层的晶片30a是被用作soi晶片的器件活性层的晶片，与用于支承基板的半导体晶片10同样地，能够使用由硅单晶形成的单晶硅晶片，还可以使用sic单晶层等与用于支承基板的半导体晶片10不同种类的基板。

应予说明，图3a中，在用于支承基板的半导体晶片10上形成绝缘膜20，但如一般而言公知的是，为了制作soi晶片，可以在用于活性层的晶片30a上形成绝缘膜，也可以在用于支承基板的半导体晶片10和用于活性层的晶片30a的两者上形成绝缘膜，绝缘膜不仅可以在晶片单面上，也可以在晶片两面上形成。

步骤d中，通过将用于活性层的晶片30a利用磨削研磨进行减厚等进行薄膜化的薄膜化步骤，得到局部干式蚀刻前的半导体层30b。磨削可以通过机械磨削、研磨可以通过化学机械研磨等常规手段来进行，一般而言，该阶段中的薄膜化后的消除量为数百μm(例如500~650μm)。

步骤e中进行的平坦化加工如前所述。应予说明，利用局部干式蚀刻的平坦化加工的消除量通常为0.5μm~3.0μm左右，与基于步骤d的消除量相比显著地少。此外，经过了步骤d的半导体层30b的表面形成镜面研磨面，利用局部干式蚀刻的平坦化加工是对该镜面研磨面进行。

应予说明，根据期望，通过步骤f可以进一步对半导体层30c进行精研磨也如前所述。基于精研磨的研磨消除量通常为0.3μm以下、例如0.1~0.2μm，与步骤d中的消除量相比更少，因此对于半导体晶片110的半导体层30d的膜厚均匀性和膜厚公差，基于精研磨前的平坦化加工的加工结果是支配性的。因此，如果半导体晶片100的半导体层30c的膜厚均匀性不充分，则精研磨后的半导体层30d的膜厚均匀性的改善效果差。相反，如果半导体层30c的膜厚均匀性高，则精研磨时的研磨量能够在面内均匀化，因此能够形成正确的精加工膜厚。

应予说明，制作具有soi结构的半导体晶片100、110时，当然能够应用贴合强化热处理等用于制作贴合晶片的常规技术。

至此，在上述实施方式中关于具有soi结构的半导体晶片100进行了说明，但本发明能够应用于下述半导体晶片的制造方法，其包括：半导体层形成步骤，在用于支承基板的半导体晶片的单面侧上形成半导体层；和平坦化步骤，通过局部干式蚀刻法对前述半导体层的整面进行平坦化加工。例如，作为半导体层形成步骤，即便是对在用于支承基板的半导体晶片的表面上通过cvd法等而形成了外延层的外延晶片，也能够应用。此时，对外延晶片的外延层表面进行局部干式蚀刻加工时，参照图3b而进行前述步骤s10至步骤s50。

实施例

以下，使用实施例进一步详细说明本发明，但本发明不受以下的实施例的任何限定。

＜实施例1＞

作为用于支承基板的晶片和用于活性层的晶片，分别准备直径200mm的硅晶片。接着，将用于支承基板的晶片导入热氧化膜制作装置，在氧化氛围下进行氧化膜形成处理，在用于支承基板的晶片上形成由硅氧化膜形成的绝缘膜。并且，将用于活性层的晶片贴合于用于支承基板的晶片的氧化膜侧。接着，将贴合的晶片搬运至氧化氛围下的立式热处理装置内，实施对贴合进行强化的热处理，从而制成1枚贴合晶片。其后，对贴合晶片中的用于活性层的晶片实施磨削和研磨处理，将用于活性层的晶片薄膜化，得到局部干式蚀刻前的活性层(soi膜)。在该状态下，使用反射分光法对活性层的膜厚分布进行测定，结果如图6的等高线图所示。图6中一并示出了soi膜厚的柱状图。

＜实施例2＞

以与实施例1相同的方式，得到局部干式蚀刻前的活性层(soi膜)。在该状态下，以与实施例1相同的方式测定活性层的膜厚分布，结果如图7的等高线图所示。图7中一并示出了soi膜厚的柱状图。

对通过实施例1、2而得到的局部干式蚀刻前的活性层(soi膜)，按照使用图3b说明的流程图，进行利用局部干式蚀刻的平坦化加工。首先，作为平坦化装置，使用スピードファム公司制dcp200x。为了确认平坦化装置的加工倾向，参照在此之前的平坦化加工结果。于是，确认到需要进行根据图4b、图4c所述的x轴方向逐渐增加的膜厚修正。除此之外，还确认到需要进行根据图5a至图5c所述的用于在晶片周缘部的周向部分区域中补偿蚀刻量不足的膜厚修正。因此，对图6、7的等高线图分别进行膜厚修正，设定实施例1、2各自的预想膜厚分布。其后，将活性层的目标膜厚分布设定为面内的均匀厚度3.5μm，根据与预想膜厚分布的差值，对在平坦化装置中设定的目标蚀刻量分布(面内平均蚀刻量为约1.5μm)进行设定。最后，基于该设定的目标蚀刻量分布，对活性层的整面进行局部干式蚀刻加工，从而进行平坦化处理。

实施例1、2中，将平坦化加工后的膜厚分布和soi膜厚的柱状图分别示于图8、9。

＜现有例1、2＞

以与实施例1、2相同的方式得到贴合晶片。但是，局部干式蚀刻前的活性层的厚度(soi膜厚)为约2.5μm。现有例1、2中，平坦化加工前的膜厚分布和soi膜厚的柱状图分别示于图10、11。

尽管与实施例1、2使用了相同的平坦化装置，但与实施例1、2不同的是，通过现有型的面内蚀刻量调整平坦化加工法对活性层进行平坦化。应予说明，面内平均蚀刻量为约1.5μm。现有例1、2中，平坦化加工后的膜厚分布和soi膜厚的柱状图分别示于图12、13。

此外，根据图8、9、12、13的柱状图，在实施例1、2和现有例1、2中，比较晶体面内的膜厚公差±0.05μm(周边部刨除区域edgeexclusion设为5mm)的占有率。结果如下述表1所示。现有例1、2中，占有率为86~87%，与此相对，实施例1、2中为99%前后，能够确认到显著改善。

由以上的实施例1、2与现有例1、2的对比结果可以确认，通过应用本发明，能够提高利用局部干式蚀刻的平坦化加工后的半导体层的膜厚均匀性。

工业实用性

根据本发明，可以提供能够提高半导体层的膜厚均匀性的半导体晶片的制造方法。

附图标记说明

10用于支承基板的半导体晶片

20绝缘膜

30a用于活性层的晶片

30b半导体层(局部干式蚀刻前)

30c半导体层(局部干式蚀刻后)

30d半导体层(精研磨后)

100半导体晶片

110半导体晶片(精研磨后)