一种扇出型封装方法与流程

本申请涉及半导体封装技术领域，特别是涉及一种扇出型封装方法。

背景技术：

扇出型封装由于具有小型化、低成本和高集成度等优点，正迅速成为新型半导体封装技术中的热点。

现有的扇出型封装通常是将芯片的背面嵌入塑封层中，然后在芯片的正面形成介电层和重布线层，重布线层与芯片的正面的焊盘之间电连接。

本申请的发明人在长期研究过程中发现，现有的扇出型封装器件在芯片的四周侧面和背面均有塑封料保护，但在芯片的正面仅有介电层保护，当其受到应力的冲击时容易造成芯片的正面线路受损，进而导致功能失效，降低芯片的良率，影响产品的品质。

技术实现要素：

本申请主要解决的技术问题是提供一种扇出型封装方法，能够增强对芯片正面的保护。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，所述封装方法包括：提供载盘，所述载盘包括相背设置的第一侧和第二侧；将至少一个芯片的背面固定在所述载盘的所述第一侧上，其中，所述芯片设置有正面和所述背面，所述正面设置有焊盘和金属再布线层，所述金属再布线层与所述焊盘电连接；在所述载盘的所述第一侧上形成塑封层，所述塑封层覆盖所述芯片及所述金属再布线层。

其中，所述将至少一个芯片的所述背面固定在所述载盘的所述第一侧上之前，所述封装方法还包括：提供圆片，所述圆片设有正面及背面，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽；所述芯片的正面即所述圆片的正面，所述芯片的背面即所述圆片的背面；在所述芯片的所述焊盘上形成金属再布线层；对所述圆片的所述划片槽进行切割，以获得单颗芯片。

其中，所述在所述芯片的所述焊盘上形成金属再布线层，包括：在所述芯片的所述焊盘上形成图案化的第一金属层，所述第一金属层与所述焊盘电连接；在所述第一金属层上形成图案化的第二金属层，所述第二金属层与所述第一金属层形成阶梯结构。

其中，所述在所述载盘的所述第一侧上形成塑封层，之后，所述封装方法还包括：研磨所述塑封层背向所述芯片的一侧，以使得所述塑封层与所述金属再布线层背向所述芯片的一侧齐平，且所述金属再布线层露出。

其中，所述研磨所述塑封层远离所述芯片的一侧之后，所述封装方法还包括：在所述塑封层远离所述芯片一侧形成第一介电层，且所述第一介电层对应所述金属再布线层的位置设置有第一开口。

其中，所述在所述塑封层远离所述芯片一侧形成第一介电层，之后，所述封装方法还包括：在所述第一开口内植焊球，所述焊球与所述金属再布线层电连接。

其中，所述研磨所述塑封层远离所述芯片的一侧之前，所述封装方法还包括：去除所述载盘。

其中，所述去除所述载盘之后，所述封装方法还包括：研磨所述芯片的所述背面，以使得所述芯片的厚度小于等于阈值；在所述芯片的背面设置保护膜。

其中，所述将至少一个芯片的背面固定在所述载盘的所述第一侧上，包括：将至少两个所述芯片的背面固定在所述载盘的所述第一侧上；所述在所述芯片的背面设置保护膜之后，所述封装方法还包括：切割至少两个所述芯片之间的区域以形成单个封装器件，其中，单个所述封装器件中包含至少一个所述芯片。

其中，所述将至少一个芯片的背面固定在所述载盘的所述第一侧上，之前，所述封装方法还包括：在所述载盘的所述第一侧设置胶膜；所述将至少一个芯片的背面固定在所述载盘的所述第一侧上，包括：将至少一个所述芯片的所述背面固定在所述胶膜上，以使得所述芯片与所述载盘固定。

本申请的有益效果是：区别于现有技术的情况，本申请所提供的扇出型封装方法中芯片的背面固定在载盘的第一侧上，芯片的正面设置有焊盘和金属再布线层，且金属再布线层与焊盘电连接；载盘的第一侧上形成的塑封层覆盖芯片及金属再布线层，此时芯片正面的塑封层可以很大程度上降低芯片受到应力冲击时对芯片正面线路的影响，提高了芯片的良率，且提高了产品的品质。且本申请所提供的制备方法较为精简，制作把握度较高，降低了因工艺因素带来的误差，且大大降低了生产成本，提高了芯片结构的稳定性。

此外，由于芯片的正面的多余的塑封层通过研磨的方式去除，可以使得芯片正面的塑封层在同一水平面上，从而降低了现有技术中芯片和塑封层的交界处存在的高度差。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1为现有技术中扇出型封装方法一实施方式的流程示意图；

图2为图1中步骤s101-步骤s106对应的一实施方式的结构示意图

图3为现有技术中扇出型封装器件一实施方式的结构示意图；

图4为本申请扇出型封装方法一实施方式的流程示意图；

图5为图4中步骤s201-步骤s209对应的一实施方式的结构示意图；

图6为图4中步骤s202之前本申请扇出型封装方法另一实施方式的流程示意图；

图7为图6中步骤s301-步骤s303对应的一实施方式的结构示意图；

图8为本申请扇出型封装器件一实施方式的结构示意图；

图9为本申请扇出型封装器件另一实施方式的结构示意图；

图10为本申请扇出型封装器件另一实施方式的结构示意图；

图11为本申请扇出型封装器件另一实施方式的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面先介绍一下现有技术中扇出型封装方法及扇出型封装器件的结构。

请参阅图1-图2，图1为现有技术中扇出型封装方法一实施方式的流程示意图，图2为图1中步骤s101-步骤s106对应的一实施方式的结构示意图，该封装方法包括：

s101：提供载盘10，载盘10包括相背设置的第一侧100和第二侧102。具体地，请参阅图2a。一般情况下，载盘10的第一侧100表面还设置有胶膜12，例如，双面胶等，以使得后期芯片14能够与载盘10初步固定。

s102：将至少一个芯片14的正面140固定在载盘10的第一侧100上，其中，芯片14设置有正面140及背面142，正面140设置有焊盘144。具体地，请参阅图2b，芯片14的正面140可以与胶膜12固定，进而与载盘10固定。

s103：在载盘10的第一侧100形成塑封层16，塑封层16覆盖芯片14的侧面(未标示)及背面142。具体地，请参阅图2c。

s104：撤去载盘10。具体地，请参阅图2d，当载盘10的第一侧100上覆盖有胶膜12时，可以直接通过揭去胶膜12的方式实现去除载盘10。

s105：在芯片14的正面140形成第一绝缘层18，第一绝缘层18对应焊盘144的位置形成第一过孔(未标示)。具体地，请参阅图2e。

s106：在第一绝缘层18远离芯片14一侧形成金属再布线层11，金属再布线层11与焊盘144电连接。具体地，请参阅图2f。

当然，在现有技术中，请参阅图3，图3为现有技术中扇出型封装器件一实施方式的结构示意图。该扇出型封装器件在上述图2f的基础上还可以包括第二绝缘层13，位于金属再布线层11背离芯片14一侧，且第二绝缘层13上设置有第二过孔(未标示)；焊球15，位于第二过孔内，焊球15与金属再布线层11电连接。

从上述内容可以看出，现有技术中，芯片14的正面140仅覆盖有第一绝缘层18，或第一绝缘层18与第二绝缘层13，当其受到应力的冲击时，芯片14的正面140的线路容易受损导致功能失效，降低芯片良率，影响产品的品质。

另外，当载盘10上贴合有胶膜12时，在上述步骤s103中形成塑封层16时，若载盘10上设置有至少两个芯片14，且两个芯片14的高度不同，则在塑封模具的压力的作用下，两个芯片14受到不同的应力，不同高度的芯片14陷入胶膜12中的深度不同，当塑封层16形成后，芯片14与塑封层16的交界处(例如，图2c中箭头所指区域)会存在高低差，该高低差的存在对后续的制程，例如，形成第一绝缘层18、形成金属再布线层11等等都会造成不良影响。

下面开始介绍本申请所提供的扇出型封装方法，请参阅图4-图5，图4为本申请扇出型封装方法一实施方式的流程示意图，图5为图4中步骤s201-步骤s209对应的一实施方式的结构示意图，该封装方法包括：

s201：提供载盘20，载盘20包括相背设置的第一侧200和第二侧202；具体地，如图5a所示，载盘20的材质可以是金属、硅、塑料等偏硬性的材质，且载盘20的第一侧200的水平性较好。

另外，在本实施例中，上述步骤s201之后还包括：在载盘20的第一侧200表面设置胶膜22，胶膜22为可去除胶膜，且其具有粘附性，例如，胶膜22为双面胶等；后期芯片24可以与胶膜22粘附，进而实现与载盘20的位置初步固定。

s202：将至少一个芯片24的背面240固定在载盘20的第一侧200上，其中，芯片24设置有正面242和背面240，正面242设置有焊盘244和金属再布线层26，金属再布线层26与焊盘244电连接。

具体地，请参阅图5b，当载盘20的第一侧200设置有胶膜22时，上述步骤s202包括：将至少一个芯片24的背面240固定在胶膜22上，以使得芯片24与载盘20固定。另外，在本实施例中，可以将多个(例如，一个、两个、三个等)芯片24均匀的粘贴到载盘20上，且多个芯片24的类型可以相同或者不同。

在一个实施方式中，请参阅图6-图7，图6为图4中步骤s202之前本申请扇出型封装方法另一实施方式的流程示意图，图7为图6中步骤s301-步骤s303对应的一实施方式的结构示意图，在上述步骤s202之前，本申请所提供的封装方法还包括：

s301：提供圆片30，圆片30设有正面300及背面302，圆片30设有若干矩阵排列的芯片24，芯片24之间设有划片槽304；芯片24的正面(未标示)即圆片30的正面300，芯片24的背面(未标示)即圆片30的背面302。

具体地，如图7a所示，芯片24为硅基底、锗基底等。芯片24内形成有半导体器件(图未示)及焊盘244，半导体器件与焊盘244可以位于芯片24的同一侧表面，也可以位于芯片24的不同侧表面。当半导体器件与焊盘244位于芯片24的不同侧表面时，利用贯穿芯片24的通孔将焊盘24与半导体器件电连接。

此外，在本实施例中，圆片30个数可以为一个、两个、三个等，例如，圆片30可以包括第一圆片和第二圆片，第一圆片和第二圆片的类型不同。

s302：在芯片24的焊盘244上形成金属再布线层26。

具体地，如图7b-7c所示，在本实施例中，上述步骤s302具体包括：a、在芯片24的焊盘244上形成图案化的第一金属层260，第一金属层260与焊盘244电连接；在本实施例中，第一金属层260的材质可以为铜、镍等。b、在第一金属层260上形成图案化的第二金属层262，第二金属层262与第一金属层260形成阶梯结构，该阶梯结构的延伸方向为向远离芯片24的方向延伸。在本实施例中，第二金属层262的宽度小于第一金属层260的宽度，第二金属层262的形成相当于增加了第一金属层260的高度，以便于后期输出；当然，在其他实施例中，也可无第二金属层262，或者也可在第二金属层262上接着形成第三金属层等。

s303：对圆片30的划片槽304进行切割，以获得单颗芯片24。

具体地，如图7d所示，在本实施例中，可以采用等离子、激光、或刀片在圆片30的划片槽304处进行一次或者多次切割，以获得多个单颗芯片24。

s203：在载盘20的第一侧200上形成塑封层28，塑封层28覆盖芯片24及金属再布线层26。

具体地，如图5c所示，塑封层28的材质可以为环氧树脂等。在本实施例中，芯片24的正面242除被金属再布线层26覆盖的区域外均被塑封层28覆盖；芯片24的正面242的塑封层28可以很大程度上降低芯片24受到应力冲击时对芯片24的正面242线路的影响，提高了芯片24的良率，且提高了产品的品质。需要说明的是，图5c所形成的扇出型封装器件结构可单独售卖，也可进行后续处理后售卖。

在其他实施例中，请继续参阅图4，本申请所提供的封装方法还进一步包括：s204：去除载盘20。

具体地，如图5d所示，当载盘20上设置有胶膜22时，可以通过去除胶膜22使得载盘20去除。需要说明的是，图5d中所形成的扇出型封装器件结构可单独售卖，也可进行后续处理后售卖。

在又一个实施例中，请继续参阅图4，本申请所提供的封装方还包括：s205：研磨塑封层28背向芯片24的一侧，以使得塑封层28与金属再布线层26背向芯片24的一侧齐平，且金属再布线层26露出。

具体地，如图5e所示，在本实施例中，当多个芯片24的类型不同时，所有金属再布线层26背向芯片24的一端可能不在同一水平面上，可以通过研磨塑封层28的方式使所有的金属再布线层26露出；在所有金属再布线层26露出后，可以停止研磨，或者继续研磨一段距离。此外，在本实施例中，在研磨塑封层28时，可以在芯片24的背面附着一载板，或者，将上述步骤s205与步骤s204的顺序调换，即研磨完塑封层28后再去除载盘20。由于芯片24的正面242的多余的塑封层28通过研磨的方式去除，可以使得芯片24正面242的塑封层28在同一水平面上，从而降低了现有技术中芯片24和塑封层28的交界处存在的高度差。需要说明的是，图5e中所形成的扇出型封装器件结构可单独售卖，也可进行后续处理后售卖。

在又一个实施例中，请继续参阅图4，本申请所提供的封装方还包括：s206：在塑封层28远离芯片24一侧形成第一介电层21，且第一介电层21对应金属再布线层26的位置设置有第一开口(未标示)。具体地，如图5f所示，第一介电层21的材质可以为光刻胶等，例如，正性光刻胶和负性光刻胶，形成第一介电层21的工序可以包括涂布、曝光、显影。

在又一个实施例中，请继续参阅图4，本申请所提供的封装方在上述步骤s206之后还包括：s207：在第一开口内植焊球23，焊球23与金属再布线层26电连接。具体地，如图5g所示，在本实施例中，可以采用植球机在第一开口内植焊球23。

在又一个实施例中，请继续参阅图4，本申请所提供的封装方法还包括：

s208：研磨芯片24的背面240，以使得芯片24的厚度小于等于阈值。具体地，如图5h所示，在本实施例中，阈值可以是100微米，研磨后芯片24的厚度可以是50微米、80微米、100微米等。通过减小芯片24的厚度，可以降低后期芯片24的导通电阻。

s209：在芯片24的背面240设置保护膜25。具体地，如图5i所示，在本实施例中，保护膜25的材质可以是类似于塑封层28的材质，例如，环氧树脂等，经过该步骤可以将扇出型封装器件形成六面包覆的形式，以增强对扇出型封装器件的保护。需要说明的是，上述步骤s208-s209可以在去除载盘20后的任一步骤。且若芯片24本身的厚度已经小于等于阈值，则无需上述步骤s208，直接进行步骤s209。

在另一个实施方式中，图4中步骤s202中将至少一个芯片24的背面240固定在载盘20的第一侧200上，包括：将至少两个芯片24的背面240固定在载盘20的第一侧200上；上述在芯片24的背面240设置保护膜25之后，本申请所提供的封装方法还包括：请参阅图8，图8为本申请半导体封装器件一实施方式的结构示意图，切割至少两个芯片24之间的区域以形成单个封装器件，其中，单个封装器件中包含至少一个(例如，一个、两个、三个等)芯片24。

下面从结构方面对本申请利用上述方法形成的扇出型封装器件做进一步说明。请再次参阅图8，图8为本申请扇出型封装器件一实施方式的结构示意图。本申请所提供的扇出型封装器件包括：

至少一个芯片24，芯片24包括正面242和背面240，正面242设置有焊盘244，且对应焊盘244的位置设置有金属再布线层26；芯片24的厚度小于等于阈值；在本实施例中，阈值可以为100微米，芯片24的厚度可以为50微米、80微米、100微米等。该封装器件中芯片24的数量可以为多个，且多个芯片24的类型可以相同或者不同。此外，在本实施例中，金属再布线层26包括：图案化的第一金属层260，位于芯片24的正面242，且与焊盘244电连接；图案化的第二金属层262，位于第一金属层260上，且与第一金属层260电连接。第二金属层262的设置相当于提高了第一金属层260的高度，以便于后续做输出。

塑封层28，覆盖芯片24的侧面及正面242，塑封层28与金属再布线层26远离芯片24的一侧在同一水平面上，且金属再布线层26从塑封层28中露出。在本实施例中，芯片24的正面242除被金属再布线层26覆盖的区域外，其余均被塑封层28覆盖；芯片24的正面242的塑封层28可以很大程度上降低芯片24受到应力冲击时对芯片24正面242线路的影响，提高了芯片24的良率，且提高了产品的品质。

在又一个实施方式中，请继续参阅图8，本申请所提供的封装器件还包括：第一介电层21，位于金属再布线层26远离芯片24一侧，且第一介电层21对应金属再布线层26一侧设置有第一开口；在本实施例中，第一介电层21的材质可以是光刻胶等。焊球23，位于第一开口内，焊球23、金属再布线层26电连接，外部器件(例如，pcb板等)可通过焊球23与该封装器件电连接。

在另一个实施方式中，请继续参阅图8，本申请所提供的封装器件还包括：保护膜25，位于芯片24的背面240。保护膜25的材质可以是类似于塑封层28的材质，例如，环氧树脂等，该保护膜25的设置可以将扇出型封装器件形成六面包覆的形式，以增强对扇出型封装器件的保护。

以上所介绍的扇出型封装器件的结构为最终结构，当然，本申请所提供的扇出型封装器件的结构也可为上述封装方法过程中形成的过程结构，该过程结构也可单独售卖。

请参阅图9，图9为本申请扇出型封装器件另一实施方式的结构示意图。本申请所提供的扇出型封装器件包括：

至少一个芯片24，芯片24包括正面242和背面240，正面242设置有焊盘244，且对应焊盘244的位置设置有金属再布线层26；本实施例中，封装器件中芯片24的数量可以为多个，且多个芯片24的类型可以相同或者不同。金属再布线层26包括：图案化的第一金属层260，位于芯片24的正面242，且与焊盘244电连接；图案化的第二金属层262，位于第一金属层260上，且与第一金属层260电连接。第二金属层262的设置相当于提高了第一金属层260的高度，以便于后续做输出。

塑封层28，覆盖芯片24的侧面及正面242，且不覆盖芯片24的背面240。在本实施例中，塑封层28的材质可以为环氧树脂等。在本实施例中，芯片24的正面242除被金属再布线层26覆盖区域外，其余均被塑封层28覆盖；芯片24的正面242的塑封层28可以很大程度上降低芯片24受到应力冲击时对芯片24的正面242线路的影响，提高了芯片24的良率，且提高了产品的品质。

在一个实施例中，塑封层28远离芯片24的一侧在同一水平面上。如图9所示，塑封层28可以覆盖金属再布线层26。当然，在其他实施例中，如图10所示，图10为本申请扇出型封装器件另一实施方式的结构示意图，塑封层28a与金属再布线层26远离芯片24的一侧在同一水平面上，且金属再布线层26从塑封层28a中露出。在本实施例中，由于芯片24正面242的塑封层28/28a在同一水平面上，从而降低了现有技术中芯片24和塑封层28/28a的交界处存在的高度差。

在又一个实施例中，请参阅图11，图11为本申请封装器件另一实施方的结构示意，该封装器件还包括：载盘20，位于芯片24的背面240；胶膜22，位于载盘20与芯片24之间，用于固定载盘20和芯片24。

总而言之，本申请所提供的扇出型封装方法中芯片的背面固定在载盘的第一侧上，芯片的正面设置有焊盘和金属再布线层，且金属再布线层与焊盘电连接；载盘的第一侧上形成的塑封层覆盖芯片及金属再布线层，此时芯片正面的塑封层可以很大程度上降低芯片受到应力冲击时对芯片正面线路的影响，提高了芯片的良率，且提高了产品的品质。且本申请所提供的制备方法较为精简，制作把握度较高，降低了因工艺因素带来的误差，且大大降低了生产成本，能够广泛应用到半导体封装行业，提高了芯片结构的稳定性和封装产品的品质。此外，由于芯片的正面的多余的塑封层通过研磨的方式去除，可以使得芯片正面的塑封层在同一水平面上，从而降低了现有技术中芯片和塑封层的交界处存在的高度差。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。