一种深槽半导体光探测结构及其制造方法与流程

本发明属于半导体器件和集成电路技术领域，特别涉及一种深槽半导体光探测结构及其制造方法。

背景技术：

随着集成电路等比例缩小moore定律(摩尔定律)发展到nm级尺寸，集成电路实现最重要的平面工艺发展逐渐缓慢下来，此时行业提出了集成电路的另一个不特别依赖moore定律的技术发展方向，其中之一是除了平面图形结构外，器件结构向三维发展也是一个发展方向，在集成电路和器件向三维方向发展过程中，有一个技术方向是以现代深槽工艺为特点的发展，在mems(微机电系统)，超结器件，槽栅vdmos(垂直双扩散金属-氧化物半导体场效应晶体管)，存储器等器件中得到一定应用，在这种发展方向中，对于硅光探测器件，尤其是800nm到硅截止波长的光探测或光接收器件，这类器件需要更宽的与入射光线平行的耗尽层及其电场来有效敏感光生载流子，传统的解决方案都基于平面半导体工艺技术，该技术需要较高的反偏耗尽电压，很厚的极低掺杂外延层或单晶材料，不便于与低压电信号处理兼容集成。

技术实现要素：

本发明实施例提供一种深槽半导体光探测结构及其制造方法，用以至少解决传统硅光长波探测需要较高的反偏耗尽电压，很厚的极低掺杂外延层或单晶材料，不便于与低压电信号处理兼容集成的技术问题。

一方面，本发明实施例提供一种深槽半导体光探测结构，包括半导体材料，所述半导体材料为第一导电杂质类型，在所述半导体材料的上表面向下开设欧姆接触掺杂区和多个深槽，所述欧姆接触掺杂区位于多个深槽之间，所述欧姆接触掺杂区为具有第一导电杂质类型的掺杂区，所述深槽向其槽壁外扩散形成具有第二导电杂质类型的深槽扩散区，深槽扩散区的第二导电杂质类型与半导体材料的第一导电杂质类型是相反导电杂质类型，深槽扩散区在半导体材料里形成pn结，所述深槽位置形成具有第二导电杂质类型的深槽填充区，所述深槽填充区和深槽扩散区作为光探测电极a，欧姆接触掺杂区作为光探测电极b，电极a和电极b施加反向工作电压形成横向耗尽层进行光探测。

可选的，所述深槽为深宽比大于1的窄深槽。

可选的，所述深槽扩散区掺入第二导电杂质总量面密度大于等于5×10¹²/cm²。

优选的，所述被探测光线方向平行于所述深槽扩散区和深槽填充区的长度方向，并垂直于半导体材料的表面。

可选的，所述半导体材料是晶圆。

可选的，所述欧姆接触掺杂区为具有第一导电杂质类型的深槽型掺杂区。

另一方面，本发明实施例提供一种深槽半导体光探测结构的制造方法，包括：

在半导体材料上表面向下开设欧姆接触掺杂区和多个深槽，所述半导体材料为第一导电杂质类型，所述欧姆接触掺杂区位于多个深槽之间，所述欧姆接触掺杂区为具有第一导电杂质类型的掺杂区；

对深槽进行第二导电杂质掺杂，将所述第二导电杂质扩散到深槽槽壁外的半导体材料形成pn结及深槽扩散区，所述深槽扩散区的第二导电杂质类型与半导体材料的第一导电杂质类型是相反导电杂质类型；

对深槽进行填充第二导电杂质，形成深槽填充区。

可选的，所述对深槽进行第二导电杂质掺杂，具体包括：

对深槽侧壁进行第二导电杂质倾斜离子注入掺杂。

可选的，所述对深槽进行第二导电杂质掺杂之前，还包括：

对深槽进行清洗，腐蚀掉深槽的自然氧化层。

可选的，所述对深槽进行第二导电杂质掺杂，具体包括：

采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的硅外延间接对深槽掺杂。

有益效果：

本发明实施例提供的一种深槽半导体光探测结构及其制造方法采用了上述技术方案，具有以下有益效果：

1)相对非深槽传统方案，本方案不需要特殊的极低掺杂的半导体材料，这种极低掺杂半导体材料常常需要数百乃至数千欧姆·厘米的半导体材料片，采用本方案后可以使用常用的10ω·cm级普通常用半导体材料，降低了材料制造成本，增加材料可选择和易获得性；

2)本方案降低了光入射方向探测敏感宽耗尽层所需反向偏置电压，普通宽耗尽层所需反向偏置电压常常需要上百伏反偏电压，本方案在相对较高掺杂浓度半导体材料光入射方向获得较宽耗尽层厚度，并且不同于传统结构，本方案光线入射方向与深槽间产生的横向耗尽层电场方向近似垂直，所需要的反偏电压可以降低到10v-30v，降低了光探测系统对于高电压供电系统要求，更便于使用；

3)对于硅半导体材料，本方案更适合硅吸收光波长的长波段，比如波长大于800nm的情况，这是由于波长相对较大的光需要更厚的半导体材料来更充分吸收利用光能，吸收系数更低，需要更厚的半导体耗尽区来更好的吸收光能量；

4)工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，更适应现代集成半导体器件morethanmoore(超越摩尔)的发展方向。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明深槽半导体光探测结构总体技术方案剖面示意图；

图2是本发明实施例刻蚀深槽后结构剖面示意图；

图3是本发明实施例1深槽扩散区的注入剖面示意图；

图4是本发明实施例1完成多晶填充，表面平整化及覆盖介质工艺步骤后剖面示意图；

图5是本发明实施例1完成欧姆接触掺杂区，接触孔，金属化及光刻后剖面示意图；

图6是本发明实施例1欧姆接触掺杂区使用深槽方案剖面结构示意图；

图7是本发明实施例2完成原位多晶或单晶掺杂及填充，表面平整化及覆盖介质工艺步骤后剖面示意图；

图8是本发明实施例2完成欧姆接触掺杂区，接触孔，金属化及光刻后剖面示意图；

图9是本发明实施例2欧姆接触掺杂区使用深槽方案剖面结构示意图。

图中：1、半导体材料；2、深槽扩散区；3、深槽填充区；4、欧姆接触掺杂区；5、氧化层。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

如图1所示，一方面，本发明实施例提供一种深槽半导体光探测结构，包括半导体材料1，所述半导体材料1为第一导电杂质类型，在所述半导体材料1的上表面向下开设欧姆接触掺杂区4和多个深槽，所述欧姆接触掺杂区4位于多个深槽之间，所述欧姆接触掺杂区4为具有第一导电杂质类型的掺杂区，所述深槽向其槽壁外扩散形成具有第二导电杂质类型的深槽扩散区2，深槽扩散区2的第二导电杂质类型与半导体材料1的第一导电杂质类型是相反导电杂质类型，深槽扩散区2在半导体材料1里形成pn结，所述深槽位置形成具有第二导电杂质类型的深槽填充区3，所述深槽填充区3和深槽扩散区2作为光探测电极a，欧姆接触掺杂区4作为光探测电极b，电极a和电极b施加反向工作电压形成横向耗尽层进行光探测。

本发明实施例中，所述深槽扩散区2和深槽填充区3作为光探测电极a，欧姆接触掺杂区4作为电极b，电极a和电极b施加反向工作电压形成横向耗尽层进行光探测；优选的，被探测光线方向平行于所述深槽扩散区2及深槽填充区3方向，垂直于半导体材料1晶圆表面，光线入射方向近似与所述横向耗尽层电场方向垂直。在其他实施例中，被探测光线方向也可以不垂直于半导体材料1晶圆表面，相较于垂直于半导体材料1晶圆表面方向的光线探测，只是探测的程度不同。

本发明实施例采用入射光线与耗尽层电场近似垂直的方式，解决了传统硅光长波探测需要较高的反偏耗尽电压，很厚的极低掺杂外延层或单晶材料，不便于与低压电信号处理兼容集成的缺点的技术问题，并降低了材料和工艺要求，增加与电子器件更加灵活方便的工艺集成可选择性。

槽壁包括深槽的侧壁和底壁。

如图1所示，所述深槽为深宽比大于1的窄深槽。

作为具体实施例，所述深槽扩散区2掺入第二导电杂质总量面密度大于等于5×10¹²/cm²。

如图1所示，所述被探测光线方向平行于所述深槽扩散区2和深槽填充区3的长度方向，并垂直于半导体材料1的表面。

如图1所示，所述半导体材料1是晶圆。

如图1所示，所述欧姆接触掺杂区4为具有第一导电杂质类型的深槽型掺杂区。

另一方面，本发明实施例提供一种深槽半导体光探测结构的制造方法，包括以下步骤：

s101、在半导体材料1上表面向下开设欧姆接触掺杂区4和多个深槽，所述半导体材料1为第一导电杂质类型，所述欧姆接触掺杂区4位于多个深槽之间，所述欧姆接触掺杂区4为具有第一导电杂质类型的掺杂区；

s102、对深槽进行第二导电杂质掺杂，将所述第二导电杂质扩散到深槽槽壁外的半导体材料1形成pn结及深槽扩散区2，所述深槽扩散区2的第二导电杂质类型与半导体材料1的第一导电杂质类型是相反导电杂质类型；

s103、对深槽进行填充第二导电杂质，形成深槽填充区3。

作为具体实施例，步骤s101之前，还可以包括根据深槽半导体光探测器件对光的静态和动态响应参数要求，并依据工艺实施能力，设计出深槽半导体光探测具体结构参数，确定出深槽的参数，包括深槽数目、深槽深度及宽度，以及光探测需要的最佳面积；采用具有第一导电杂质类型的半导体材料1晶圆片，通过氧化技术在其表面形成氧化层。

步骤s101中，通过光刻刻蚀工艺在半导体材料1上表面向下开设多个深槽。采用半导体通用半导体光刻及掺杂工艺，形成具有第一导电杂质类型的欧姆接触掺杂区4。

步骤s103中，采用半导体工艺对深槽进行填充第二导电杂质，形成深槽填充区3，并对深槽顶部平整化，以便于后续半导体工艺加工；

作为具体实施例，所述对深槽进行第二导电杂质掺杂，具体包括：

对深槽侧壁进行第二导电杂质倾斜离子注入掺杂。

作为具体实施例，所述对深槽进行第二导电杂质掺杂之前，还包括：

对深槽进行清洗，腐蚀掉深槽的自然氧化层。

作为具体实施例，所述对深槽进行第二导电杂质掺杂，具体包括：

采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的硅外延间接对深槽掺杂。

下面以2个实施例子来说明方案的实施，并且其它能实现本发明内容的方式不应被认为与本方案是不同的方案。实施例1和实施例2主要区别在于深槽掺杂区2和深槽填充区3，也就是深槽侧壁或深槽掺杂及填充成型方式不同。

可以理解的是，所述第一导电杂质与第二导电杂质的导电类型相反指当第一导电杂质为p型杂质时，则第二导电杂质为n型杂质；同理，当第一导电杂质为n型杂质时，则第二导电杂质为p型杂质；n型杂质与p型杂质是本领域一般技术人员熟知的技术名词，本发明不再做解释。

实施例1

以800nm-1060nm波长范围的激光探测器核心结构为例来说明实施例1：

1、参考传统便于制造和使用的极低掺杂平面型1060nm波长激光探测器有源层厚度(同时也是最大耗尽层厚度)一般为30μm-50μm，设计待加工的深槽与这个厚度相当，取为40μm，考虑到现有深槽的深宽比受到工艺能力水平限制，深槽宽度取为2μm；相邻深槽间距为19μm，欧姆接触区4宽度为1μm，位于两相邻深槽正中间；半导体材料1掺杂浓度换算成电阻率，取为6ω·cm，n型<100>衬底硅片；

2、在上述硅片上采用行业通行方法形成光刻对位标识；

3、在第2步骤上，使用行业通用热氧化形成40nm氧化层，再使用lpcvd(低压力化学气相沉积法)淀积700nm氧化层，作为深槽刻蚀的硬掩膜，采用通用光刻方法曝光显影出待刻蚀深槽图形，使用高度各向异性的干法刻蚀机刻蚀掉40nm+700nm氧化层5，使用高度各向异性的干法刻蚀机刻蚀出深度40μm，宽2μm矩形深槽，如图2所示；

4、完成第3步骤后，采用行业通用清洗程序将硅片清洗干净，使用行业通行的离子注入技术，垂直硅片表面方向倾斜2.8°注入bf2离子，能量80kev，剂量3×10¹⁵cm^-2，这里注入的bf2离子能量和剂量不是特别敏感，原则是在深槽侧壁形成足够杂质总量，至少使得深槽扩散区2掺入硼杂质总量面密度大于等于5×10¹²/cm²，以降低掺杂深槽扩散区2的串联电阻和正常工作电压下深槽扩散区2的p型杂质不被耗尽完，如图3所示；

5、完成第4步骤深槽离子注入后，采用行业通用的扩散工艺对这些注入离子进行激活并且扩散，具体的这里采用1000℃，30分钟氮气扩散来达到，满足深槽扩散区2与半导体材料1形成良好pn的要求；

6、完成第5步骤后，采用行业通用清洗程序将硅片清洗干净，湿法腐蚀掉深槽侧壁可能的自然氧化层，再采用行业通用的lpcvd方式淀积多晶硅层，厚度要能填满深槽，具体值是1.75μm，完成此多晶硅淀积后深槽被封闭或者填满，若存在填充空隙将对所述元胞结构有轻微影响，但不严重，再使用行业通用的cmp或干法刻蚀方式去掉硅片表面多余的多晶硅，使得硅片表面平整，便于后续微电子加工工艺实施，再热氧化或低淀常用的氧化层或氮化硅层，如图4所示；

7、完成第6步骤后，采用行业通用光刻腐蚀方法将深槽中间氧化层刻蚀掉，开出欧姆接触n型掺杂区4，使用行业通行的离子注入技术，垂直硅片表面对欧姆接触n型掺杂区4注入n型磷离子，能量80kev，剂量5×10¹⁵cm^-2，然后用清洗程序将硅片清洗干净进行注入离子激活退火，具体的这里采用900℃，20分钟氮气退火来实现；

8、完成第7步骤后，后续在深槽填充区3及欧姆接触掺杂区4上打开接触孔，淀积金属，光刻金属，最后形成一个光探测器核心结构，与深槽填充区3相连的电极为电极a，与欧姆接触区4相连的电极为电极b，工作时，电极b接高压，电极a接低压，ba间电压为15～30v，如图5所示。

另外，欧姆接触掺杂区4也可以采用类似深槽扩散区2及深槽填充区3的工艺方法来实现，只是杂质类型换成与半导体衬底材料相同的第一导电杂质类型，欧姆接触掺杂区4宽度做深槽适应性轻微更改即可，这里不再详细阐述，参见图6。

所述工艺步骤中，有需要保留的氧化层厚度可以根据应用所需要的光探测波长进行抗反射膜设计，这是本领域技术员熟知的，这里不做详细的说明。

实施例2

实施例2仍然以800nm-1060nm波长范围的激光探测器核心结构为例来说明：

1、参考传统便于制造和使用的极低掺杂平面型1060nm波长激光探测器有源层厚度(同时也是最大耗尽层厚度)一般为30μm-50μm，设计待加工的深槽与这个厚度相当，取为40μm，考虑到现有深槽的深宽比受到工艺能力水平限制，深槽宽度取为2μm；相邻深槽间距为19μm，欧姆接触区4宽度为1μm，位于两相邻深槽正中间；半导体材料1掺杂浓度换算成电阻率，取为6ω·cm，n型<100>衬底硅片；

2、在上述硅片上采用行业通行方法形成光刻对位标识；

3、在第2步骤上，使用行业通用热氧化形成40nm氧化层，再使用lpcvd(低压力化学气相沉积法)淀积700nm氧化层，作为深槽刻蚀的硬掩膜，采用通用光刻方法曝光显影出待刻蚀深槽图形，使用高度各向异性的干法刻蚀机刻蚀掉40nm+700nm氧化层5，使用高度各向异性的干法刻蚀机刻蚀出深度40μm，宽2μm矩形深槽，如图2所示；

4、完成第3步骤后，采用行业通用清洗程序将硅片清洗干净，湿法腐蚀掉深槽侧壁可能的自然氧化层，使用行业通行的选择性或非选择性硼掺杂硅外延，外延生长厚度1.75μm的硅外延层，掺杂浓度大于1×10¹⁸/cm³，将深槽填满，若存在填充空隙将对所述元胞结构有轻微影响，但不严重，再使用行业通用的cmp(化学机械抛光)或干法刻蚀方式去掉硅片表面多余的外延硅，使得硅片表面平整，便于后续微电子加工工艺实施，再热氧化或低淀常用的氧化层或氮化硅层，如图7所示；对于非选择性外延，也可以先采用行业通用的lpcvd方式淀积一层50nm-100nm厚的多晶硅层，再进行硼掺杂硅外延；

本步骤的深槽填充也可以直接采用行业通用的lpcvd方式淀积一层1.75μm厚的原位硼掺杂多晶硅层来替代硼掺杂硅外延层；

5、完成第4步骤后，采用行业通用光刻腐蚀方法将深槽中间氧化层刻蚀掉，开出欧姆接触n型掺杂区4，使用行业通行的离子注入技术，垂直硅片表面对欧姆接触n型掺杂区4注入n型磷离子，能量80kev，剂量5×10¹⁵cm^-2，然后用清洗程序将硅片清洗干净进行注入离子激活退火，具体的这里采用900℃，20分钟氮气退火来实现；

6、完成第5步骤后，后续在深槽填充区3及欧姆接触掺杂区4上打开接触孔，淀积金属，光刻金属，最后形成一个光探测器核心结构，与深槽填充区3相连的电极为电极a，与欧姆接触区4相连的电极为电极b，工作时，电极b接高压，电极a接低压，ba间电压为15～30v，如图8所示。

另外，欧姆接触掺杂区4也可以采用类似深槽扩散区2及深槽填充区3的工艺方法来实现，只是杂质类型换成与半导体衬底材料相同的第一导电杂质类型，欧姆接触掺杂区4宽度做深槽适应性轻微更改即可，这里不再详细阐述，参见图9。

所述工艺步骤中，有需要保留的氧化层厚度可以根据应用所需要的光探测波长进行抗反射膜设计，这是本领域技术员熟知的，这里不做详细的说明。

上述2个实施例的步骤中省略了众所周知的、明显的行业通用清洗等简单过程与条件，这对于本领域的一般技术人员是周知的，这里不再具体详细进行说明。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。