一种纵向结构氮化镓功率晶体管的制备方法

1.本发明属于半导体技术领域，更具体地，涉及一种纵向结构氮化镓功率晶体管的制备方法。


背景技术：

2.与横向结构晶体管相比，纵向结构功率晶体管主要由漂移层进行承压，因此可以通过增加漂移层的厚度来增加击穿电压，同时保持器件面积不变，增加晶圆利用率，提高器件功率密度。此外，将峰值电场从表面移到了器件内部，弱化电流崩塌效应，提高可靠性。
3.在多种纵向结构gan场效应晶体管结构中，由于凹槽mosfet可以通过p 型gan电流阻挡层降低关态耐压下的漏电，通过绝缘的氧化层减少栅极漏电，相比其他结构具有耐压能力好、栅极漏电小、易实现常关等优点。但目前传统的凹槽mosfet结构，其电流阻挡层为与漂移层一同外延出的平面型p型gan，如图1(a)所示，凹槽则通常由对外延层采用干法刻蚀形成，该结构和相关工艺仍存在着一些关键问题影响着器件的电学性能和可靠性：
4.(1)栅介质层电场过大使得栅介质可靠性降低。gan由于具有大的禁带宽度，gan器件可以工作在较大的电压中。当凹槽mosfet处于较大的关态耐压时，栅介质层中会存在较大的电场。此外，由于干法刻蚀对刻蚀深度把控的困难，凹槽底部的位置通常会深入进漂移层中，进一步增大了栅介质层的电场。另一方面，通过干法刻蚀的凹槽会存在较为尖锐的拐角，较小的曲率半径导致电场线在此处聚集，如图2(a)所示。在较大的栅介质层电场下，刻蚀带来的大量界面态缺陷会导致栅介质层的绝缘能力下降，栅极漏电流增大，缺陷态对电子的俘获加剧，造成器件可靠性和耐压能力严重下降。
5.(2)离子注入形成pgan的工艺存在困难。在传统的si、sic基器件中，为了降低栅氧化层较大的电场强度，通常采用离子注入的方式在凹槽两侧形成深pgan阱来屏蔽栅氧化层处的电场，如图1(b)和图2(b)所示。但由于gan材料有着高密度、高硬度等特性，使得传统的p型离子注入工艺无法直接嫁接到gan纵向导通器件中。另一方面，激活gan中离子注入的受主杂质mg需要 1300℃左右的高温，会导致gan在高温中分解，产生氮空位。除此之外，离子注入也会造成一定的晶格损伤，劣化器件性能。
6.(3)干法刻蚀引入的凹槽侧壁晶格损伤使沟道电子迁移率进一步降低。凹槽mosfet开启时是通过将重掺杂p型gan反型来形成电流沟道的，重掺杂p 型gan的电离杂质散射大，导致凹槽mosfet的沟道电子迁移率本身就较小。而传统的凹槽mosfet的凹槽通常采用干法刻蚀来形成，这会造成凹槽表面的晶格损伤，使表面粗糙度散射增加，导致沟道电子迁移率进一步降低，器件导通电阻进一步增大。


技术实现要素：

7.本发明为克服上述现有技术中的缺陷，提供一种纵向结构氮化镓功率晶体管的制备方法，能够有效降低栅氧化层电场，减少凹槽的刻蚀损伤和缺陷，提高器件的耐压能力和可靠性。
8.为解决上述技术问题，本发明采用的技术方案是：一种纵向结构氮化镓功率晶体管的制备方法，包括以下步骤：
9.s1.通过mocvd在n型导电衬底上外延生长器件漂移区；
10.s2.通过icp刻蚀出需生长p阱的台面；
11.s3.在器件漂移区上通过pecvd沉积掩膜层sio2，去除器件需形成p阱区域和p型沟道层区域的sio2掩膜层；
12.s4.通过mocvd外延生长出p型gan区域和n型gan区域，去除sio2掩膜层；
13.s5.在步骤s4形成的器件上生长栅介质层；
14.s6.通过光刻显影技术露出需要蒸镀源极区域位置处的栅介质层，并使用缓冲氢氟酸溶液去除栅介质层；
15.s7.通过icp刻蚀出源极和p型gan区域的欧姆接触窗口；
16.s8.在器件p型gan区域上采用电子束蒸发法或磁控溅射法蒸镀ni/au金属，并通过退火形成短接欧姆接触；
17.s9.在器件n型gan区域上采用电子束蒸发法或磁控溅射法蒸镀 ti/al/ni/au金属，并通过退火形成欧姆接触作为源极；
18.s10.采用电子束蒸发法或磁控溅射法在器件凹槽区域上蒸镀ni/au金属，并通过退火形成栅电极；
19.s11.在n型导电衬底上采用电子束蒸发法或磁控溅射法蒸镀ti/al/ni/au 金属，并通过退火形成欧姆接触电极作为漏极。
20.在其中一个实施例中，所述的步骤s2具体包括：
21.s21.在器件漂移区上涂覆光刻胶，通过光刻显影技术确定p阱刻蚀区域；
22.s22.通过icp刻蚀未被光刻胶覆盖的区域深0.5μm～5μm。
23.在其中一个实施例中，所述的步骤s3具体包括：
24.s31.通过pecvd在器件漂移区上沉积0.1μm～10μm厚的sio2掩膜层；
25.s32.在需形成p阱区域和沟道层处的sio2掩膜层上通过光刻开窗口；
26.s33.通过缓冲氢氟酸去除未被光刻胶覆盖的sio2掩膜层，保留下的掩膜层 3宽0.05～5μm。
27.在其中一个实施例中，所述的步骤s4具体包括：
28.s41.通过mocvd在器件漂移区上沉积0.1μm～2μm的p型gan；
29.s42.通过mocvd在器件p型gan上沉积0.1μm～2μm的n型gan；
30.s43.通过缓冲氢氟酸去除sio2掩膜层；
31.s44.对选区外延形成的槽状结构，采用在70～100℃的tmah腐蚀液中处理1小时以上。
32.在其中一个实施例中，所述的n型导电衬底为n型gan自支撑衬底，电阻率范围为0.005ω
·
cm～0.1ω
·
cm，厚度为100μm～500μm。
33.在其中一个实施例中，所述的器件漂移区为位错密度低的非故意掺杂gan 外延层、si掺杂外延层或as掺杂外延层；器件漂移区的厚度为1μm～50μm，载流子浓度为1
×
10
14
cm-3
～5
×
10
17
cm-3
。
34.在其中一个实施例中，所述的p型gan区域，p型掺杂剂为镁，空穴浓度为1
×
10
17
cm
‑3～1
×
10
19
cm-3
，厚度为0.1μm～5μm。
35.在其中一个实施例中，所述的源区n型gan区域，电子浓度为1
×ꢀ
10
18
cm-3
～3
×
10
19
cm-3
，厚度为0.1μm～5μm。
36.在其中一个实施例中，所述的栅介质层的材料为al2o3、sin、sio2中的任一种，厚度为10nm～100nm。
37.在其中一个实施例中，所述的短接金属材料为ni、au、pt、pd、ir、mo、 al、ti中的一种或其堆叠结构。
38.在其中一个实施例中，所述的源极金属和漏极金属的材料为ti/al/ni/au合金、ti/al/ti/au合金、ti/al/mo/au合金、或ti/al/ti/tin合金中的任一种。
39.在其中一个实施例中，所述的栅极金属的材料为金属ni、au、pt、pd、ir、 mo、al、ti、tin、ta、tan、zrn、vn、nbn中的一种或其堆叠结构。
40.与现有技术相比，有益效果是：本发明提供的一种纵向结构氮化镓功率晶体管的制备方法，通过刻蚀形成深阱后，采用选择区域外延p型gan，同时制备p阱电场屏蔽层和p沟道层。p阱能够有效降低反向偏压下的栅氧化层电场，减缓器件凹槽底部氧化层底角处存在的电场集中效应；而由选区外延形成的凹槽结构则避免了干法刻蚀带来的晶格损伤和界面缺陷，减少了表面粗糙度散射，提高了沟道的电子迁移率，同时，减少界面态浓度还有利于提高gan凹槽 mosfet器件的耐压能力和可靠性。
附图说明
41.图1是三种凹槽mosfet结构示意图，(a)为传统的凹槽mosfet结构； (b)为离子注入型双p阱凹槽mosfet；(c)为本发明器件结构，二次外延双 p阱凹槽mosfet。
42.图2是三种凹槽mosfet结构的仿真电场分布示意图，(a)为传统的凹槽 mosfet结构；(b)为离子注入型双p阱凹槽mosfet；(c)为本发明器件结构，二次外延双p阱凹槽mosfet。
43.图3至图10是本发明实施例2的器件工艺流程示意图，其中图10表示实施例2中制备的器件的整体结构示意图。
44.图11至图16是本发明实施例3的器件的工艺流程示意图，其中图16表示实施例3中制备的器件的整体结构示意图。
45.附图标记：1、衬底；2、器件漂移区；3、掩膜层；4、p型gan区域；5、源区n型gan区域；6、栅介质层；7、短接金属；8、源极金属；9、栅极金属； 10、漏极金属；11、钝化层。
具体实施方式
46.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。下面结合具体实施方式对本发明作在其中一个实施例中说明。其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
47.在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位
或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为，包括三个并列的方案，以“a和/或b”为例，包括a方案，或b方案，或a和b同时满足的方案。
48.实施例1：
49.本实施例提供一种纵向结构氮化镓功率晶体管，如图10所示为本实施例的器件结构示意图，其结构由下至上依次为：覆盖器件的漏极金属10；gan自支撑衬底1；n型低载流子浓度区域-器件漂移区2；p型gan区域4；源区重掺 n型gan区域5；栅介质层6；与p型gan形成欧姆接触的源极金属7；与源区n型gan形成欧姆接触的源极8；覆盖凹槽栅介质的栅极金属9。
50.实施例2
51.如图3至10所示，一种纵向结构氮化镓功率晶体管的制备方法，包括以下步骤：
52.步骤1.1外延结构的形成
53.在通过mocvd在n型导电的gan自支撑衬底1上外延n型导电的器件漂移区2，本步骤完成后材料外延结构如图3所示。
54.步骤1.2刻蚀形成深阱
55.s21.在n型导电的器件漂移区2上涂覆光刻胶，曝光显影后露出需要刻蚀的区域；
56.s22.通过icp刻蚀未被光刻胶覆盖的区域；
57.s23.使用丙酮去除光刻胶，完成后器件结构如图4所示。
58.步骤1.3制备掩膜层3
59.s31.在器件漂移区2上沉积sio2作为掩膜层3；
60.s32.在sio2掩膜层3上涂覆光刻胶，曝光显影后露出需要外延生长p型 gan区域4的位置；
61.s33.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的掩膜层3，完成后器件结构如图5所示。
62.步骤1.4选择区域外延生长p型gan区域4和源区n型gan区域5
63.s41.将步骤1.3制备的器件放入mocvd腔室中外延生长p型gan区域4 和源区n型gan区域5，形成p型gan区域4和源区n型gan区域5；
64.s42.使用缓冲氢氟酸溶液去除sio2掩膜层3；
65.s43.使用tmah热溶液对器件进行处理，并采用高温退火的方式对受主杂质mg进行激活，完成后器件结构如图6所示。
66.步骤1.5沉积栅介质层6；
67.s51.将步骤1.4制备的器件放入ald腔室中沉积栅介质层6；完成后结构如图7所示
68.步骤1.6去除部分栅介质层6；
69.s61.在栅介质层6上涂覆光刻胶，曝光显影后露出需要去除栅介质层6的区域；
70.s62.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的介质层6；
71.s63.使用丙酮去除光刻胶，完成后结构如图8所示。
72.步骤1.7刻蚀出pgan短接窗口
73.s71.涂覆光刻胶，曝光显影后露出需要去除的p型gan区域4；
74.s72.通过icp刻蚀未被光刻胶覆盖的区域；
75.s23.使用丙酮去除光刻胶，完成后器件结构如图9所示。
76.步骤1.8蒸镀电极
77.s81.在步骤s1.7制备的器件露出的p型gan区域4上蒸镀ni/au形成欧姆接触，作为pgan短接金属7；
78.s82.在器件n型gan区域5和短接金属7上蒸镀ti/al/ni/au形成欧姆接触作为源极8；
79.s83.在器件凹槽的栅介质层6上蒸镀ni/au形成栅电极9；
80.s84.在外延片的背面蒸镀ti/al/ni/au形成欧姆接触作为漏极10；
81.s85.实施例1所述工艺流程完成，最终器件结构如图10所示。
82.实施例3
83.本实施例最终器件结构如图16所示，区别在于实施例2中选区外延生长p 型gan区域4和源区n型gan区域5后直接沉积栅介质层6，而本实施例选区外延后先刻蚀部分p型gan区域4和源区n型gan区域5，形成源极短接pgan 的窗口，随后沉积钝化层11来减小侧壁p型gan掺杂浓度可能较低时带来的穿通漏电。本实施例在实施例1中完成选择区域外延生长p型gan区域4和源区n型gan区域5并去除掩膜3后，进行如下工艺流程：
84.步骤2.1刻蚀形成源极短接pgan窗口
85.s11.在实施例1中完成选择区域外延生长p型gan区域4和源区n型gan 区域5后的器件的上涂覆光刻胶，曝光显影后露出需要去除的p型gan区域4 和n型gan区域5；
86.s12.通过icp刻蚀未被光刻胶覆盖的区域；
87.s13.使用丙酮去除光刻胶；
88.s14.使用tmah热溶液对器件进行处理，并采用高温退火的方式对受主杂质mg进行激活，完成后器件结构如图11所示。
89.步骤2.2钝化层11沉积
90.s21.通过pecvd沉积sio2或si3n4作为钝化层11，完成后器件结构如图 12所示。
91.步骤2.3去除部分钝化层11
92.s31.在钝化层11上涂覆光刻胶，曝光显影后露出需要去除钝化层11的区域；
93.s32.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的钝化层11；
94.s33.使用丙酮去除光刻胶，完成后结构如图13所示。
95.步骤2.4栅介质层6沉积
96.s41.通过ald沉积栅介质层6，完成后器件结构如图14所示。
97.步骤2.5去除部分钝化层11和栅介质层6
98.s51.在栅介质层6上涂覆光刻胶，曝光显影后露出需要去除的栅介质层6 和钝化层11区域；
99.s52.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的栅介质层6和钝化层11；
100.s53.使用丙酮去除光刻胶，完成后结构如图15所示。
101.步骤2.6蒸镀电极
102.s61.在步骤s2.5制备的器件露出的pgan上蒸镀ni/au形成欧姆接触，作为pgan短接金属7；
103.s62.在器件n型gan区域5和短接金属7上蒸镀ti/al/ni/au形成欧姆接触作为源极8；
104.s63.在器件凹槽的栅介质层6上蒸镀ni/au形成栅电极9；
105.s64.在外延片的背面蒸镀ti/al/ni/au形成欧姆接触作为漏极10；
106.s65.实施例2所述工艺流程完成，最终器件结构如图16所示。
107.显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。