专利名称：保护性陶瓷材料的应用的制作方法
本申请是与申请日为1996年10月17日、申请号为08/731,696的美国专利申请相应的中国申请。
本发明属于集成电路领域，更确切地说，是关于保护性陶瓷材料在如下领域中的应用，包括场编程门阵列(FPGA)和可编程只读存储器(PROM)中的反熔丝(antifuse)、动态随机存取存储器(DROM)的存储电容、超导电路中的约瑟夫逊(Josephson)结等似电容元件。
反熔丝(antifuse)是一个场编程门阵列(FPGA)、可编程只读存储器(PROM)等使用的场编程元件。它的结构和电容的结构类似有两个电极和一夹在两个电极之间的绝缘膜。该绝缘膜也被称为反熔丝膜，它使反熔丝在编程前处于一个高电阻的OFF态，在加上一个编程电压和电流之后，反熔丝被编程到它的ON态，并显示低电阻，从而导致两个电极之间的电导通。
反熔丝的绝缘材料被称作反熔丝材料，它是反熔丝技术成功的关键。在一个FPGA或PROM中有上百万个反熔丝，它们都应表现出相似的特征，譬如说，未编程的反熔丝有小的漏电流。如果一个未编程的反熔丝中的漏电流大到使两个电极像导通一样，这个FPGA或PROM就会展示一个错误的逻辑功能，从而导致成品率降低。为了提高成品率，有必要保证反熔丝没有缺陷。如果每个反熔丝的面积是1μm2，那么，一个FPGA或PROM中的反熔丝的总面积会超过1mm2。因此，反熔丝材料的质量要好到至少可以生成缺陷密度小于1/mm2的似电容元件。
金属-金属反熔丝被广泛地研究以应用于下一代的FPGA和PROM。一个主要的问题是要寻找一种高质量的反熔丝材料。现在，使用高温生成的金属氧化物作为反熔丝材料正引起越来越多的兴趣，如授予McCollum等的美国专利5,070,384(1990年4月12日)，提供了一个使用氧化钛作为反熔丝材料的反熔丝膜；授予Tung等的美国专利5,347,832(1994年12月20日)，描述了使用氧化钛、氧化钨作为反熔丝材料的反熔丝膜。遗憾的是，氧化钛、氧化钨不是保护性氧化物，因为它们具有多孔状的结构，故具有大的缺陷密度(J.Shackelford,“Introduction to Materials Science for Engineers”，第二版，609-610页，1988年)。使用这些反熔丝材料能否达到可以接受的成品率是有疑问的。为了达到高的成品率，我们需要去寻找一种具有低缺陷密度的反熔丝材料。
动态随机存取存储器(DRAM)含有存储元阵列。每个DRAM的存储元含有一个存取晶体管和存储电容。存储电容由两个相对的电极和一个绝缘膜组成，数字信息由存储在存取电容上的电荷来表示。
目前，一个DRAM芯片含有256兆比特的信息。这就意味着在这个DRAM芯片上有256兆存储电容。这些电容都应有类似的特征，如，它们能使足够多的电荷在电极上保持足够长的时间。如果一个电容的漏电流太大，那么，这些存储的电荷在下一个刷新信号到来之前可能会漏掉，因此，存储的信息会丢失。为了保证一个DRAM芯片有适当的功能，存储电容的漏电流应该很小、并可控制和重复。这个要求应该对DRAM芯片中的所有存储电容都适用。
绝缘材料的完整性是保证每个存储电容的漏电流很小、并可控制和重复的关键。如果绝缘材料上有微孔，这种缺陷可导致过大的漏电流。为了保证成品率，DRAM芯片上的绝缘材料的缺陷密度应限制在一定程度之下。作为一个简单的估计，每个存储电容的面积是2μm2，那么，在一个千兆比特的DRAM的芯片上绝缘材料的总面积就会超过20cm2。因此，即使使用多余存储元的方案，绝缘膜的缺陷密度也应该低于～1/mm2。
氧化硅/氧化氮/(氧化物)(ON(O))已经被用作动态存储器的绝缘材料。它的绝缘介质的完整性有很好的纪录。但是，氧化硅的介电常数为3.9，比较小。在1千兆比特的DRAM中的存储电容器的电容要求是在25～40fF。如果ON(O)被用作绝缘材料，一个存储元的电容面积应该至少是2μm2，另一方面，每个存储元的面积不超过0.2μm2，因此，要同时满足这两个关于电容和存储元面积的要求是很困难的。所以，人们把越来越多的注意力放到介电常数较大、可以减小电容面积的金属氧化物上。
一般说来，金属氧化物的介电常数比较大，这样使它们适合于作存储电容的绝缘材料，在以往的动态存储器的技术中可以发现很多大介电常数金属氧化物的例子。授予Shinriki等的美国专利4,937,650(1990年6月26日)和授予Jones等的美国专利5,439,840(1995年8月8日)描述了使用氧化钽(Ta2O5)、氧化钛(TiO2)等作为绝缘材料的技术。但迄今为止，仍未见到关于这些材料成功的报导。其原因是这些材料的缺陷密度很高。开始，人们怀疑这些缺陷是在生产过程中引入的，但是使用先进的生产手段并未能解决这个问题。实际上，这些缺陷并不是由外因引起的，而是由材料本身的内因引起的。因为氧化钽(Ta2O5)和氧化钛(TiO2)本身是非保护性氧化物，也就是说，它们本身就有一个多孔性的结构(J.Shackelford,“Introduction to Materials Science forEngineers”，第二版，609-610页，1988年)。因此，使用上述这些材料都不能使集成电路达到高的成品率。
超导电路有高速、低能耗等优点，Josephson结是超导电路的关键元件。它的结构也与电容类似，即，一层薄的绝缘材料被夹在两个超导材料之间。这个绝缘材料被用作一个隧道膜。在现有技术中使用的绝缘材料是氧化铝(Al2O3)，在超导电路中我们能找到更多的适用于超导电路的绝缘材料。
由上面对现有技术的描述可知，场编程门阵列(FPGA)、可编程只读存储器(PROM)、动态存储器(DRAM)以及超导电路等的成品率在很大程度上依赖于绝缘材料的完整性。如果任何一个反熔丝、存储电容器或Josephson结的漏电流过大，那么整个芯片的功能就会受到极大影响。引起过大漏电流的主要原因是绝缘材料中的微孔，落入微孔中的金属微粒会在两个相对的电极之间形成一个电连接。对FPGA、PROM、DRAM和超导电路来说，理想的绝缘材料应该没有微孔。
为了找到无微孔绝缘材料，本发明人研究了冶金学鉴定出的一组保护性覆盖材料。这些保护性覆盖材料是非多孔性的、并能密集覆盖住下面的金属。侵蚀剂，如氧，不能够穿过这些覆盖材料。于是，在侵蚀剂和被保护性覆盖材料覆盖的金属之间没有化学反应。保证这些覆盖材料具有保护性的关键因素是它们没有微孔。因此，当这些保护性覆盖材料被用作像DRAM之类的集成电路中的似电容元件的绝缘材料时，可以防止在电极之间流过大的漏电流。总的说来，最初在冶金学中发展出的鉴定保护性覆盖材料的准则，尤其是鉴定保护性陶瓷的准则，可以用来作为鉴定在集成电路中使用的理想绝缘材料的准则。下面将提供一个关于鉴定保护性陶瓷的总述。这些讨论可以同时应用在冶金学中的保护性覆盖材料和集成电路中的保护性绝缘材料。
陶瓷是一种化合物，它由至少一种金属元素和以下五种非金属元素(碳、氮、氧、磷、硫)中的至少一种化合而成(表1)。这里陶瓷可以有多晶结构或无定形结构(无定形陶瓷也被称作玻璃)，一些陶瓷的例子是Al2O3、Cr2O3、SiC和Si3N4。一般说来，陶瓷是耐熔的，它们在高温下很稳定。因此，它们可以承受集成电路制造工艺中很严酷的生产环境。
为了鉴定一种陶瓷是否具有保护性，Pilling-Bedworth比(JShackelford,“Inroduction to Materials Science for Engineers”，第二版，609-610页，1988年)是一个很有用的指标。一个陶瓷的Pilling-Bedworth比被定义为该陶瓷的体积和用来形成此陶瓷所用金属体积之比
如果R小于1，陶瓷倾向于多孔状，不能覆盖整个金属表面，因而不具保护性；如果R等于或稍大于1，陶瓷具有保护性；如果R远大于1，陶瓷内会存在着大的压应力，从而导致陶瓷覆盖层剥落和裂开。
表1在元素周期表中，陶瓷是由至少一种金属元素(淡色)和五种非金属元素(碳、氮、氧、磷、硫)(黑色)中的至少一种化合而成这里用金属氧化物作一个具体例子来解释怎么利用Pilling-Bedworth比来鉴定一个金属氧化物的固有保护性。一个金属氧化物的Pilling-Bedworth比R被定义为通过金属和氧气反应形成的金属氧化物的体积与所使用的金属体积之比R=MdamD]]>这里，M、D是金属氧化物(金属)a(氧)b的分子量和密度，m、d是金属的原子量和密度，a是金属氧化物分子式中金属原子的个数。表2表示如何用Pilling-Bedworth比来鉴定一个金属氧化物的固有保护性。
表2不同金属氧化物的Pilling-Bedworth比
从表2看，一般说来，保护性氧化物的Pilling-Bedworth比大于1，最好是小于2。除了R以外，还要满足一些别的因素才能够形成保护性氧化物，如金属和氧化物之间有相近的热膨胀系数以及金属和氧化物之间有较好的附着性就是其中的两个因素。
如果一个金属氧化物不具有固有保护性，那么，无论怎样努力来改善它们的生产流程，这种金属氧化物也不能在集成电路中被成功地用作绝缘材料。这就是为什么氧化钛(TiO2)和氧化钽(Ta2O5)未能成功地使用于DRAM的原因。
另一方面，当一个金属材料被应用在集成电路中时，除了这些内在因素外，一些外在因素也会起到很重要的作用。这些外因包括衬底的准备以及氧化物的生产流程。以下将以氧化硅为例来解释这些外因的作用。
氧化硅已经在集成电路中应用了几十年，它可能是到目前为止最理想的绝缘材料。虽然氧化硅是一个固有的保护性氧化物，但当用干法生成氧化硅时，仍会产生微孔。通过改变衬底的准备和生产流程可以改善氧化硅的保护性(完整性)。这方面已经发表了很多文章，如Offenberg等建议在生产氧化硅之前利用UV臭氧来处理硅衬底(真空科技杂志A,Vol.9,NO.3，第1058～1065页，1991年5月/6月号)；Moazzami等利用堆叠的高温生长/LPCVD氧化硅来减少微孔密度(“超大规模集成电路中高质量叠层热/LPCVD栅氧化物技术”1EEE电子器件通讯，Vol.14,NO.2，第72～73页，1993年2月)。
以上讨论主要针对的是金属元素的氧化物，不过此结论对金属合金的氧化物也成立。对其它诸如金属的氮化物、碳化物、磷化物和硫化物，类似的讨论也成立。表3给出了多种金属氧化物、氮化物、碳化物、磷化物和硫化物的Pilling-Bedworth比。在表3的下面有一保护性陶瓷的一览表。
表3不同陶瓷材料的Pilling-Bedvworth比(数据来自“CRC Handbook for Physics and Chemistry
>*斜体表示非保护性陶瓷材料固有保护性金属氧化物有Be,Cu,Al,Si,Cr,Mn,Fe,Co,Ni,Pd,Pb,Ce,Sc,Zn,Zr,La,Y,Nb,Rh,Pt等的氧化物。
固有保护性金属氮化物有Ti,V,Cr,Fe,Cu,Zn,Zr,Nb,Ta,Al,Ge等的氮化物。
固有保护性金属碳化物有Ti,Si,V,Cr,Mn,Fe,Ni,Y,Zr,Nb,Mo,La,Hf,Ta,W,Al等的碳化物。
固有保护性金属磷化物有Ti,Fe,Co,Ni,Cu,Cd,Sn等的磷化物。
固有保护性金属硫化物有Cu,Ag,ln,Sn,Tl,Pb,Bi等的硫化物。
本发明的目的是提供一种成品率高且耐久性好的似电容元件；本发明的又一个目的是提供一种具有成品率高且耐久性好的似电容元件的集成电路。
上述目的可以通过本发明的似电容元件及集成电路来实现。本发明的似电容元件包括一由导体构成并具有一上表面的第一底电极、一由导体构成的第二顶电极，以及一位于所述第一底电极和第二顶电级之间的绝缘膜，其特征在于所述绝缘膜含有至少一层保护性陶瓷材料，该陶瓷材料是由至少一种金属元素与碳、氮、氧、磷和硫中的至少一种非金属元素之间的化合物组成的，本发明的集成电路包括半导体集成电路和超导集成电路，所述集成电路中的场编程门阵列或可编程只读存储器中的反熔丝、动态随机存取存储器中的电容或存储电容或超导电路中的约瑟夫逊结为上述似电容元件。
由于使用了保护性陶瓷材料作为两电极之间的绝缘材料，从而可以提供缺陷密度很低且耐久性好的反熔丝结构、电容或存储电容、约瑟夫逊结等似电容元件。此外，本发明的以保护性陶瓷材料作绝缘材料的似电容元件可以使用标准的半导体制造工艺来生产，因而可以利用常规的半导体生产工艺方便地生产出成品率高的场编程门阵列、可编程只读存储器、动态存储器以及超导电路。
下面将结合附图描述本发明。
图1是一个将保护性陶瓷材料应用在反熔丝膜中的断面图。
图2是一个将保护性陶瓷材料应用在动态存储器中的存储电容的断面图。
图3是一个将保护性陶瓷材料应用在超导电路中的Josephson结的断面图。
图1的断面图表示将保护性陶瓷应用在FPGA和PROM中的反熔丝膜。反熔丝结构有一底电极20、顶电极22和一绝缘的反熔丝膜24。熟悉本专业的技术人员应了解底电极含有金属材料，这里金属材料是指金属元素、金属合金和金属化合物。底电极20也可以是一复合膜，包括粘连膜、导通膜、阻挡膜以及一个基膜。粘连膜并非必要，视具体情况而定。它通常使用钛(Ti)、氮化钛(TiN)、铬(Cr)或钛钨合金(TiW)等，厚度为10～100nm，最好是50nm。它可以增强底电极20和其衬底材料之间的粘连。导通膜可含一良导体，譬如说，铝(Al)、银(Ag)、铜(Cu)或金(Au)，其厚度在100nm～200μm之间，最好是500nm左右。它为电信号提供一个好的导电路径。阻挡膜含有耐熔金属，譬如说，钨(W)、钼(Mo)、钛(Ti)或钛钨合金(TiW)，其厚度在50～300nm之间，最好是100nm。它保证反熔丝膜24与导通膜之间在高温生产流程中不会发生化学反应。对熟悉本专业的技术人员来说，阻挡膜的必要性极大地依赖于导通材料和反熔丝材料之间的反应性。如果反熔丝材料在450℃左右很稳定，并不和导通材料反应，那么，就没有必要在导通膜和反熔丝膜24之间使用阻挡膜。如果反熔丝材料是通过氧化底电极20的上表面形成的金属氧化物，那么，就需要一个基膜。这个基膜在底电极20的最上层，它包含有形成此金属氧化物的金属元素。其厚度在5～100nm之间，最好是20nm。例如，如果反熔丝材料是高温生长的氧化铬，那么，基膜就需是一层铬(Cr)膜。
反熔丝膜24含有一层或多层膜，在这些膜24a、24b…中，至少有一层含有保护性陶瓷材料，其Pilling-Bedworth比应大于1，最好小于2，这些保护性陶瓷材料的例子包括Be,Cu,Al,Si,Cr,Mn,Co,Ni,Pd,Pb和Ce的氧化物。反熔丝膜24的厚度在30～300nm之间，这可以保证编程电压在5～20伏之间。
保护性陶瓷可以通过生长法或沉积法形成。生长法是指将五种非金属元素碳、氮、氧、磷、硫中的至少一种结合到底电极20的表面之中。生长法包括高温氧化、等离子体氧化、阳极氧化、离子注入等方法。而沉积法在底电极20外面形成陶瓷材料，沉积法包括直接溅射、反应溅射、CVD等方法。下面以氧化铬作为例子，将这些方法作一简单介绍。
(1)高温氧化法在高温下有氧环境里形成氧化铬，这类似于硅的高温氧化。氧化铬的厚度可以通过改变温度和氧化时间来控制。有关高温氧化的技术可参考JShackelford,Introduction to Materials Sciencefor Engineers,2nd ed.PP.607-608,1998。
(2)等离子氧化法在室温或高温下在氧等离子体中形成氧化铬。在等离子体氧化过程中，等离子体中的氧离子有更多机会和铬反应，因此，氧化过程所需时间更少。关于等离子氧化的参考文献有Masui,et al“Plasma oxidation of Cu,Ti and Ni and photoelectrochemical propertiesof the oxide layers formed”,Materials Chemisttry and Physics,43no.3,pp.283-6,1996。
(3)阳极氧化法阳极氧化可以有以下几种办法a．气态阳极氧化法；b．液态阳极氧化法；c．固态阳极氧化法。下面用气态阳极氧化作为一个例子。开始使氧进行辉光放电，然后在铬的表面相对于电离的氧加一负电压，从而使氧离子朝铬的表面加速。因为氧离子速度比较快，它可以比较容易地穿透已形成的氧化铬并和其下面的铬发生反应，相应地，氧化铬的生长速度比较快。有关阳极氧化的参考文献包括Schabowska,et al“Electrical conduction in MIM sandwich structureswith Al2O3lnsulating layers”,Thin Solid Films,75,pp.177-180,1981。
(4)离子注入法将氧注入到铬的表面，然后高温退火，使注入的氧和铬发生反应，以形成氧化铬。一个可行的方法是使用等离子体浸入离子注入法(PⅢ)。此过程和制造SIMOX的过程类似。但是它的离子注入能量小得多，可以参考Yu,et al“Trench doping conformity byplasma immersion ion implantation(PⅢ)”,IEEE Electron DeviceLetters,15,no.6,PP.196-8,1994。
(5)直接溅射法氧化铬通过使用氧化铬靶在氩气环境中被溅射而形成，在溅射过程中氢也可同时引入沉积室中，这可以减少悬浮键的密度。
(6)反应溅射法在溅射中使用铬靶而非氧化铬靶，溅射环境是混合氩和氧离子(也可以包括氢离子)。铬在从靶溅射到衬底的过程中与氧反应，并形成氧化铬。
(7)CVD法氧化铬可以使用类似于形成氧化硅的CVD方法形成。将反应气体引入沉积室，然后不同的离子反应形成氧化铬。
(8)以上两种或两种以上办法的综合通过不同方法所形成的氧化铬可能有不同的结构，将用不同方法形成的氧化铬结合起来可以改善氧化铬的均匀性，同时减少它的缺陷密度，譬如说，第一层氧化铬膜可以通过高温氧化形成，第二层氧化铬膜可通过CVD方法形成。这样，第一层氧化铬膜中的微孔和第二层氧化铬膜中的微孔重合的可能性很小，从而可有效地减少其缺陷密度。
上述几种保护性陶瓷材料的形成方法均为半导体体集成电路及超导电路制造工艺中常规的方法。也就是说，本发明的似电容元件的制造工艺与集成电路的制造工艺兼容。因此，由于使用了本发明的似电容元件，用标准的半导体生产流程即可以生产出成品率高且耐久性好的场编程门阵列、可编程只读存储器、动态存储器以及超导电路。
熟悉本领域的普通技术人员应意识到，绝缘材料24并不一定要只含有一种陶瓷，可以使用一个混合多层结构来形成，以便利用不同陶瓷材料的不同特性，例如，氧化铬可以和氧化硅一起使用来减少缺陷密度。
为了改善成品率，除了使用保护性陶瓷材料外，底电极20应保持没有外来微尘，溅射膜可能含有大量外来微尘，这些微尘可能会损伤反熔丝膜24，因此，会降低成品率。另一方面，蒸发是一个比较干净的工艺方法，它引入的微尘较小。所以最好使用蒸发法来形成一部分底电极20，至少是底电极20的基膜。
在形成反熔丝膜24之后，沉积一层金属材料，然后顶电极22通过图形转换形成，它含有阻挡膜和导通膜，其材料和厚度与底电极20类似。
图2为将保护性陶瓷材料应用在DRAM中的存储电容中的例子。此存储电容有一底电极30、顶电极32以及绝缘膜34。适合的耐熔金属包括钨(W)和铂(Pt)等。底电极30也可以含有多层金属材料膜，譬如说，第一层是粘连膜，它由氮化钛(TiN)、铬(Cr)、钛(Ti)等物质组成。第二层含有高导电率的材料，譬如说，铜或铝，其厚度在200nm～1.5μm之间，最好是600nm。这一层膜为电信号提供一个低电阻的通路。在导通膜上面可以有一阻挡膜，这阻挡膜含有钛钨合金(TiW)、氮化钛(TiN)和钨(W)等。如果说绝缘材料34是通过氧化底电极30的上表面来形成，那么，还需要一个基膜。基膜在底电极30的最上层，它含有用来形成金属氧化物的金属元素，其厚度在5～100nm之间，最好是20nm。譬如说，当绝缘膜34是高温生成的氧化铬时，那么，基膜需要由铬构成，整个底电极30的厚度在0.2～2μm之间，最好是0.6μm。
绝缘膜34可以有多层结构，在图2中的34a、34b…中至少有一层是保护性陶瓷。保护性陶瓷的Pilling-Bedworth比应大于1，最好是小于2。一些例子是Be,Cu,Al,Cr,Mn,Fe,Co,Ni,Pd,Pb,Zn和Ce的氧化物，它们可以用前面所说的方法制造，其厚度在2～300nm之间，最好是10nm。对DRAM来说，我们希望绝缘材料34有高的介电常数ε。表4给出了一些保护性金属氧化物的介电常数ε。很明显，对DRAM来说，NiO·CoO(50％摩尔比)是绝缘材料的一个好选择。
在形成绝缘膜34之后，顶电极32也通过图形转换形成，它含有阻挡膜和导通膜，其材料和厚度与底电极30类似。
图3表示保护性陶瓷材料在超导电路中的Josephson结中的应用。如图所示，Josephson结有一底电极40、顶电极42以及绝缘膜44。底电极40含有超导膜，还可以含有基膜。超导膜含有铌或其它超导材料。其厚度在50nm～1μm之间，最好是300nm。基膜含有形成保护性陶瓷材料的金属。它的组成和厚度与图2中的基膜类似。绝缘膜44被用作隧道膜，它含有至少一层保护性陶瓷材料，其厚度在2～30nm之间，最好是7nm。此保护性陶瓷材料可以用以上讨论的方法制造。顶电极42含有超导材料，它的组成和厚度与底电极40类似。
虽然以上具体描述了本发明的一些实施例，但这些实施例并不意味着对本发明的限制。本领域的普通技术人员应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动。除了根据附加的权利要求书的精神，本发明不应受到任何限制。表4几种保护性金属氧化物的介电常数(数据来自“Dielectricdataandloss data”,W.B.Westphal和A.Siis,1972年4月)
权利要求
1．一种集成电路中的似电容元件，包括一由导体构成并具有一上表面的第一底电极、一由导体构成的第二顶电极，以及一位于所述第一底电极和第二顶电极之间的绝缘膜，其特征在于所述绝缘膜含有至少一层保护性陶瓷材料，该陶瓷材料是由至少一种金属元素与碳、氮、氧、磷和硫中的至少一种非金属元素之间的化合物组成的。
2．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料的Pilling-Bedworth比大于1。
3．根据权利要求2所述的似电容元件，其特征在于所述保护性陶瓷材料的Pilling-Bedworth比小于2。
4．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料是金属氧化物。
5．根据权利要求4所述的似电容元件，其特征在于所述金属氧化物是Be、Cu、Al、Cr、Mn、Fe、Co、Ni、Pd、Pb、Ce、Sc、Zn、Zr、La、Y、Nb、Rh和Pt中至少一种元素的氧化物。
6．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料是金属氮化物。
7．根据权利要求6所述的似电容元件，其特征在于所述金属氮化物是Ti、V、Cr、Fe、Cu、Zn、Zr、Nb、Ta、Al和Ge中的至少一种元素的氮化物。
8．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料是金属碳化物。
9．根据权利要求8所述的似电容元件，其特征在于所述金属碳化物是Ti、Si、V、Cr、Mn、Fe、Ni、Y、Zr、Nb、Mo、La、Hf、Ta、W和Al中的至少一种元素的碳化物。
10．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料是金属磷化物。
11．根据权利要求10所述的似电容元件，其特征在于所述金属磷化物是Ti、Fe、Co、Ni、Cu、Cd和Sn中至少一种元素的磷化物。
12．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料是金属硫化物。
13．根据权利要求12所述的似电容元件，其特征在于所述金属硫化物是Cu、Ag、In、Sn、Tl、Pb和Bi中的至少一种元素的硫化物。
14．根据权利要求1所述的似电容元件，其特征在于所述第一底电极的上表面至少包括一种金属元素，所述金属元素是组成所述保护性陶瓷材料的一种元素，此保护性陶瓷材料中至少一部分用生长法形成，以及，在生长过程中，碳、氮、氧、磷、硫中至少一种元素被结合到所述第一底电极的上表面。
15．根据权利要求14所述的似电容元件，其特征在于所述保护性陶瓷材料是金属氧化物；以及所述第一底电极的上表面含有Be、Cu、Al、Cr、Mn、Fe、Co、Ni、Pd、Pb、Ce、Sc、Zn、Zr、La、Y、Nb、Rh和Pt中的至少一种金属元素。
16．根据权利要求14所述的似电容元件，其特征在于所述保护性陶瓷材料是金属氮化物；所述第一底电极的上表面含有Ti、V、Cr、Fe、Cu、Zn、Zr、Nb、Ta、Al和Ge中的至少一种金属元素。
17．根据权利要求14所述的似电容元件，其特征在于所述生长法包括高温氧化、高温氮化、等离子氧化、等离子氮化、阳极氧化和离子注入法。
18．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料至少有一部分是由沉积法形成的，以及，在沉积过程中，所述保护性陶瓷材料形成在第一底电极上。
19．根据权利要求18所述的似电容元件，其特征在于所述沉积法包括直接溅射、反应溅射和CVD法。
20．根据权利要求1所述的似电容元件，其特征在于所述第一电极至少有一部分是由蒸发法形成的。
21．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料具有多晶结构。
22．根据权利要求1所述的似电容元件，其特征在于所述保护性陶瓷材料具有无定形结构。
23．一种半导体集成电路，其特征在于所述集成电路中的场编程门阵列或可编程只读存储器中的反熔丝为权利要求1所述的似电容元件。
24．一种半导体集成电路，其特征在于其动态随机存取存储器中的存储电容为权利要求1所述的似电容元件。
25．一种半导体集成电路，其特征在于所述集成电路中的电容为权利要求1的似电容元件。
26．一种超导电路，其特征在于所述超导电路中的约瑟夫逊结为权利要求1的似电容元件。
全文摘要
本申请涉及保护性陶瓷材料在集成电路中的应用。使用保护性陶瓷材料作为FPGA、PROM、DRAM和超导电路的绝缘材料有很多好处。保护性陶瓷材料能致密地覆盖金属表面并没有缺陷,因此可以提高成品率。Pilling-Bedworth比是鉴定绝缘材料有无保护性的很好判据。Pilling-Bedworth比需大于1,最好小于2。使用多层保护性陶瓷材料可以更加减少缺陷密度并改善成品率。
文档编号H01L23/31GK1211083SQ9811925
公开日1999年3月17日 申请日期1998年9月16日 优先权日1998年9月16日
发明者张国飙 申请人:张国飙