专利名称：场效应晶体管、集成电路元件及其制造方法
技术领域：
本发明涉及场效应晶体管、集成电路元件及其制造方法。
背景技术：
CMOS电路元件的高性能化.多功能化的方法，以往一般通过栅 长的缩短及栅绝缘膜的变薄来增加各MOSFET的每单位栅长的驱动 电流。由此，用于得到必需的驱动电流的MOSFET尺寸变小， MOSFET也能够实现高集成化，同时，用于得到必需驱动电流的驱动 电压也变低，能够减少每单位元件的耗电。
但是，近几年，由栅长缩短及栅绝缘膜变薄来实现要求的高性 能-多功能的技术障碍急剧变高。为了緩和这种情况，使用高迁移率的 沟道材料是比较有效的。例如，无变形的SiGe (锗化硅)和Ge (锗) 的电子迁移率和空穴迁移率都比Si (硅)的电子迁移率及空穴迁移率 高，所以无论对pMOS还是nMOS都是有效的。而且，由于具有压 缩变形的Si、 SiGe、 Ge的空穴迁移率很高，所以对pMOS是有效的。 另夕卜，具有拉伸变形的Si、SiGe、Ge的电子迁移率较高，所以对nMOS 是有效的。
另外，具有多个栅的结构，例如，在沟道左右形成栅极及栅绝缘 膜的双栅结构、在沟道左面、右面及上面的三面形成栅极及栅绝缘膜 的三栅结构、由栅极及栅绝缘膜包围沟道周围的全环栅(GAA)结构 等，通过上述结构，能够在保持很低的截止电流的同时提高驱动电流。
这些结构称为多栅结构(三维型栅结构)，与通常的单栅结构(平面 型栅结构)相比，栅引起的沟道载流子的静电支配力大。因此，多栅 结构中，即使在沟道的杂质浓度抑制在很低的状态下，也能够抑制短
沟道效应。在衬底上形成板状突起(Fin)，在该突起内形成沟道，在 该沟道两侧形成栅极及栅绝缘膜，这样的方法制成的FET称为 FinFET。
将上述高迁移率沟道材料和多栅结构结合使用，与单独使用这些 技术相比，能够实现高性能化*多功能化。实际上，将这些技术结合使 用的各种现有技术已在各种现有文献中公开。
这些现有技术大致可以分为3种技术。
第1现有技术是关于形成在SOI(半导体-绝缘体)衬底上的FET。 例如特开2003-243667号公报所/>开的变形Si-FinFET，是在SGOI (绝缘体上SiGe)衬底的埋入绝缘膜上形成SiGe的Fin,在该Fin 周围形成变形Si来制造的。例如特开2005-159362号公报所公开的变 形Ge-FinFET，是在SOI (绝缘体上Si)衬底的埋入绝缘膜上形成Si 的Fin，在该Fin周围形成变形Ge来制造的。上述FET中，在施加 变形的核心层上形成被施加变形的变形层，核心层和变形层之间存在 异质界面。
第2现有技术是关于形成在体衬底上的FET。例如特开 2005-203798号公报所公开的多栅晶体管，是在Si衬底上规定区域中 通过汽相外延生长Ge层，将生成的面作为沟道，形成栅结构来制造 的。例如特开2005-79517号公报所公开的多沟道型双栅晶体管，从 Si层内的源.漏区域起，由固相外延生长横向形成非结晶SiGe层制作 的。前者是在Si衬底上形成Ge层，Si衬底和Ge层间存在异质界面。 后者是在si层上形成SiGe层，Si层与SiGe层间存在异质界面。
第3现有技术是关于以适用于FET为前提的基础技术。 "Tsung-Yang Liowet al.，Applied Physics Letters Vol.87,p262104(2005)"公开了在晶格緩和SiGe衬底上形成高Ge的组 成的SiGe-Fin结构的方法。具体说来，在Si衬底上形成数厚的晶
格緩和SiGe层，将该SiGe层加工为Fin状后进行该Si衬底的热氧化， 由此，4吏该Fin薄膜化的同时，增大了该Fin内的Ge的组成。 但是，这些现有技术有几个缺点。
第1、第2现有技术中，外延生长时，跨越Si层和SiGe层间的 异质界面、Si层和Ge层间的异质界面等界面，形成Ge浓度急剧变化 的异质界面。因此，沟道区域等发生晶格缺陷的可能性大。沟道区域 等发生的晶格缺陷会引起晶体管泄露电流的增大和晶体管可靠性降低 等问题。第3现有技术中，由于在摄氏875度的低温中氧化浓缩，所 以Si原子和Ge原子的相互扩散不充分，仍然会发生急剧的Ge浓度 梯度，发生晶格缺陷。另外，与第3现有技术相当的"Tsung-Yang Liowet al"Applied Physics Letters Vol.87，p262104(2005)，，中，衬底使 用的是在Si衬底上形成数nm厚的晶格緩和SiGe层的衬底。该衬底 中，由于厚的SiGe层的外延生长成本非常高，与一般的体衬底相比， 价格在几倍到数十倍。所以，使用这种衬底来制造晶体管，整个集成 电路元件的成本显著增加。而且，SiGe层的导热率比Si的导热率低 几个数量级。因此，使用上述衬底制造的晶体管中，电流在沟道中流 动时产生的焦尔热的散发不充分，导致沟道温度上升，结果使晶体管 特性退化。
发明内容
本发明的实施例，是关于一种场效应晶体管，具有 含有Si原子的半导体衬底，
形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构， 形成在上述突起结构内、含有Ge原子的沟道区域， 形成在上述突起结构中的上述沟道区域的下部、含有的Si原子
和Ge原子中Ge的组成比从上述沟道区域一侧到上述半导体衬底一侧
连续变化的沟道下部区域，
形成在上述沟道区域上的栅绝缘膜， 隔着上述栅绝缘膜形成在上述沟道区域上的栅极。
本发明的实施例，是关于一种场效应晶体管，具有 含有Si原子的半导体衬底，
形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构， 形成在上述突起结构内、含有Ge原子的沟道区域， 埋在上述沟道区域的下部的绝缘膜， 形成在上述沟道区域上的栅绝缘膜， 隔着上述栅绝缘膜形成在上述沟道区域上的栅极。 本发明的实施例，是关于一种场效应晶体管的制造方法， 在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突 起结构，
通过热氧化，在上述突起结构内形成含有Ge原子的沟道区域， 通过使上述热氧化的温度从高温变化到低温，在上述突起结构中 的上述沟道区域的下部，形成含有的Si原子和Ge原子中Ge的组成 比从上述沟道区域一侧到上述半导体衬底一侧连续变化的沟道下部区 域，
在上述沟道区域上形成栅绝缘膜， 隔着上述栅绝缘膜在上述沟道区域上形成栅极。 本发明的实施例，是关于一种场效应晶体管的制造方法， 在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突 起结构，
在用掩模覆盖沟道区域的形成预定区域的周边的状态下进行热 氧化，由此在上述突起结构内形成含有Ge原子的沟道区域，
通过使上述热氧化的温度从高温变化到低温，在上述突起结构内 的上述沟道区域的下部，形成含有的Si原子和Ge原子中Ge的组成 比从上述沟道区域一侧到上述半导体衬底一侧连续变化的沟道下部区 域，并且在上述沟道区域的侧面形成含有的Si原子和Ge原子中Ge 的组成比从上述沟道区域一侧到源*漏区域一侧连续变化的沟道侧面 区域，
在上述沟道区域侧面上形成含有的Si原子和Ge原子中Ge的组成比低于上述沟道区域的Ge的组成比的源.漏区域， 在上述沟道区域上形成栅绝缘膜， 隔着上述栅绝缘膜在上述沟道区域上形成栅极。 本发明的实施例，是关于一种场效应晶体管的制造方法， 在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突
起结构，
在上述突起结构中形成空洞， 在上述空洞里埋入绝缘膜，
通过热氧化，在上述突起结构内形成含有Ge原子的沟道区域，
在上述沟道区域上形成栅绝缘膜，
隔着上述栅绝缘膜在上述沟道区域上形成栅极。
关于第3实施例的晶体管制造方法的说明图(3)。关于第3实施例的晶体管制造方法的说明图(7)。
图7关于第4实施例的晶体管的说明图。 、 W (鴒)硅化物、TiSiN、 TaN、 TaSiN、 WN、 A1N等。
第1至第6实施例中，作为CMOS结构要素的nMOS和pMOS 使用的是Ge沟道或者Sh-xGe, ( x^O.8 )沟道，但nMOS中可以使用 Si沟道。这时，例如在形成SiGe层112A及Si层112B时，事先在 nMOS区域上形成由氧化硅膜或氮化硅膜构成的选择生长掩模，然后 在pMOS区域中选择生长SiGe层112A及Si层112B，之后可以除去 选择生长掩模。可以在除去选择生长掩模后，再在pMOS区域上形成 选择生长掩模，在nMOS区域上由选择外延生长来淀积Si，由此可以 消除nMOS区域和pMOS区域的台阶差。这时，pMOS的沟道区域 121的Ge的组成比可以在80。/。以下，其实最好在80%以下。SiGe的 Ge的组成比降低后，SiGe的熔点变高，由于SiGe的熔点与Si熔点 接近，所以Si-nMOS的工艺温度与SiGe-pMOS的整合性变好。本 章节的内容，下面的第7实施例也釆用。 (第7实施例)
图13是关于第7实施例场效应晶体管101的说明图。 图13的FET101中，衬底没有使用体积Si衬底111，使用的是 SOI (半导体-绝缘体)衬底601，第3实施例中的沟道正下方的埋入 氧化膜401也换成构成SOI衬底601的埋入氧化膜611。因此，源-漏 下部也存在作为埋入绝缘膜的埋入氧化膜611。本实施例中，与第3 实施例相比，虽然衬底成本增加了，但除了第3实施例的效果以外， 说明书第21/22页
由于源.漏区域131与村底601之间绝缘较好，所以能够降低截止电流。 另外，制造中就不需要图6F所示的层间膜的蚀刻、鳍的露出工序， 还能够简化工序。
(第8实施例)
图14是关于第8实施例场效应晶体管101的说明图。
图14的FET101由Si衬底111、第1鳍结构112M、第2鳍结构 112N、栅绝缘膜113、栅极114等构成。
第1鳍结构112M和第2鳍结构112N形成在共同的Si衬底111 上。第1鳍结构112M和第2鳍结构112N都相当于第1至第6实施 例中的任一个鳍结构。第1鳍结构112M中形成作为Ge区域或者SiGe 区域的第1沟道区域121M，第2鳍结构112N中，形成作为Ge区域 或SiGe区域的第2沟道区域121M。第1沟道区域121M及第2沟道 区域121N的侧面形成共通的源.漏区域131。栅绝缘膜113和栅极114 形成在从第1沟道区域121M到第2沟道区域121N的整个面上(这 里是从第1沟道区域121M的多个沟道面到第2沟道区域121N的多 个沟道面的整个面上)。
图14的FET101中，第1沟道区域121M及第2沟道区域121N 与共通的源.漏区域131连接，所以，图14的FET101可以作为单一 的晶体管。图14的FET101中，有效的沟道宽度是图1的FET101等 的2倍，所以能够得到图1的FET101等的2倍的漏电流。
图14的FET101可以由相当于第1至第6实施例中任一个鳍结 构的3个以上的鳍结构112等构成。图14的FET101也可以具有与第 1至第6实施例中任一个鳍结构不同的1个以上的鳍结构112。
图14的FET101可以由第1至第6实施例的制造方法来制造。 但是，对于栅绝缘膜113、栅极114、源*漏区域131，第1沟道区域 121M和第2沟道区域121N必须共通。 (第9实施例)
图15是关于笫9实施例CMOS电路(的主要结构元素)701的 说明图。
图15的CMOS电路701由pMOS101p及nMOS101n构成。 pMOS101p是SiGe - FinFET,相当于第1至第8实施例中任一个FET， nMOS101n是Si-FinFET，与第1至第8实施例中任一个FET不同。 图15的CMOS电路701相当于本发明的集成电路元件、即互补型 MIS (金属-绝缘膜-半导体)电路元件的具体例。
pMOS101p和nMOS101n形成在共通的Si衬底111上。Si衬底 111上形成了构成pMOS101p的鳍结构112p和构成nMOS101n的鳍 结构112n。鳍结构112p是SiGe-Fin，相当于第1至第8实施例中 任一个鳍结构，鳍结构112n是Si-Fin，与第1至第8实施例中任一 个鳍结构不同。
鳍结构112p中形成了作为Si。.6Geo.4区域的沟道区域121p。沟道 区域121p的多个沟道面上形成了栅绝缘膜113p和栅极114p。鳍结构 112n内形成了作为Si区域的沟道区域121n。沟道区域121n的多个沟 道面上形成了栅绝缘膜113n和栅极114n。
第9实施例中，pMOS101p和nMOS101n都可以由第1至第8 实施例的制造方法来制造。但是，nMOS101n中，其鳍结构112n不 是形成SiGe-Fin,而是形成Si-Fin。形成鳍结构112p、 n时，需要 注意一下第6实施例最终部分说明的事项。nMOS101n的Si-Fin是 由Si原子置换pMOS101p的SiGe - FinFET的Ge原子。
而且，第1至第9实施例中，衬底的晶面方位和晶体管的沟道方 位可以任意组合。代表的组合具体例子如，(OOl)主面的衬底和[llOI 方位沟道，(001)主面的衬底和[1001方位沟道，(011)主面的衬底 和[100I方位沟道，(011)主面的衬底和011方为沟道等。另外，第 7实施例以外的实施例的衬底也可以使用SOI衬底。这时也与第7实 施例一样，虽然衬底成本较高，但截止电流和制造工序的简化上有优 势。
如上述，本发明的实施例，关于具有Ge原子的沟道区域的多栅 结构的场效应晶体管及其制造方法，提出了新的场效应晶体管及其制 造方法。
权利要求
1.一种场效应晶体管，具有含有Si原子的半导体衬底，形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构，形成在上述突起结构内、含有Ge原子的沟道区域，形成在上述突起结构中的上述沟道区域的下部、含有的Si原子和Ge原子中Ge的组成比从上述沟道区域一侧到上述半导体衬底一侧连续变化的沟道下部区域，形成在上述沟道区域上的栅绝缘膜，隔着上述栅绝缘膜形成在上述沟道区域上的栅极。
2. 根据权利要求l所述的场效应晶体管，具有 形成在上述沟道区域侧面、含有的Si原子和Ge原子中Ge的组成比低于上述沟道区域Ge的组成比的源*漏区域，形成在上述沟道区域侧面中上述沟道区域与上述源.漏区域之 间、含有的Si原子和Ge原子中Ge的组成比从上述沟道区域一侧到 上述源.漏区域一侧连续变化的沟道侧面区域。
3. 根据权利要求1或2所述的场效应晶体管，上述沟道区域的 Ge的组成比在80%以上。
4. 根据权利要求1或2所述的场效应晶体管，从上述沟道下部 区域的沟道区域侧到半导体衬底侧的厚度在250nm以下。
5. 根据权利要求1或2所述的场效应晶体管，从上述沟道下部 区域的沟道区域侧到半导体衬底侧的Ge的组成比的变化率在5%/nm 以下。
6. —种场效应晶体管，具有 含有Si原子的半导体衬底，形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构， 形成在上述突起结构内、含有Ge原子的沟道区域， 埋在上述沟道区域的下部的绝缘膜， 形成在上述沟道区域上的栅绝缘膜， 隔着上述栅绝缘膜形成在上述沟道区域上的栅极。
7. 根据权利要求6所述的场效应晶体管，具有 形成在上述沟道区域侧面、含有的Si原子和Ge原子中Ge的组成比低于上述沟道区域Ge的组成比的源.漏区域，形成在上述沟道区域侧面中上述沟道区域与上述源.漏区域之 间、含有的Si原子和Ge原子中Ge的组成比从上述沟道区域一侧到 上述源*漏区域一侧连续变化的沟道侧面区域。
8. 根据权利要求6所述的场效应晶体管，具有 形成在上述沟道区域侧面的硅化物膜， 形成在上述硅化物膜下部的源.漏区域，形成在上述沟道区域侧面中上述沟道区域与上述硅化物膜之间 的掺杂区域。
9. 根据权利要求6所述的场效应晶体管，上述栅绝缘膜和上述 栅极成筒状地包围上述沟道区域的结构形成在上述突起结构上。
10. 根据权利要求9所述的场效应晶体管，上述栅绝缘膜和上述 栅极成筒状地包围多个上述沟道区域内的一个沟道区域的结构形成在 上述突起结构的多个部位。
11. 根据权利要求1至10中任一项所述的场效应晶体管， 上述突起结构具有第1突起结构和第2突起结构， 上述沟道区域具有形成在上述第1突起结构内的第1沟道区域和形成在上述第2突起结构内的第2沟道区域，上述栅绝缘膜和上述栅极形成在从上述第1沟道区域到上述第2 沟道区域的整个面上。
12. —种集成电路元件，该集成电路元件是具有P型场效应晶体管和N型场效应晶体管 的互补型金属-绝缘体-半导体电路元件，上述P型场效应晶体管是权利要求1至11中任一项所述的场效 应晶体管， 上述N型场效应晶体管是将权利要求l至ll中任一项所述的场 效应晶体管中沟道区域的Ge原子置换成Si原子的场效应晶体管。
13. —种场效应晶体管的制造方法，在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突 起结构，通过热氧化，在上述突起结构内形成含有Ge原子的沟道区域， 通过使上述热氧化的温度从高温变化到低温，在上述突起结构中 的上述沟道区域的下部，形成含有的Si原子和Ge原子中Ge的组成 比从上述沟道区域一侧到上述半导体衬底一侧连续变化的沟道下部区 域，在上述沟道区域上形成栅绝缘膜， 隔着上述栅绝缘膜在上述沟道区域上形成栅极。
14. 一种场效应晶体管的制造方法，在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突 起结构，在用掩模覆盖沟道区域的形成预定区域的周边的状态下进行热 氧化，由此在上迷突起结构内形成含有Ge原子的沟道区域，通过使上述热氧化的温度从高温变化到低温，在上述突起结构内 的上述沟道区域的下部，形成含有的Si原子和Ge原子中Ge的组成 比从上述沟道区域一侧到上述半导体衬底一侧连续变化的沟道下部区 域，并且在上述沟道区域的侧面形成含有的Si原子和Ge原子中Ge 的组成比从上述沟道区域一侧到源*漏区域一侧连续变化的沟道侧面 区域，在上述沟道区域侧面上形成含有的Si原子和Ge原子中Ge的组 成比低于上述沟道区域的Ge的组成比的源.漏区域， 在上述沟道区域上形成栅绝缘膜， 隔着上述栅绝缘膜在上述沟道区域上形成栅极。
15. —种场效应晶体管的制造方法，在含有Si原子的半导体衬底上形成含有Si原子和Ge原子的突 起结构，在上述突起结构中形成空洞， 在上述空洞里埋入绝缘膜，通过热氧化，在上述突起结构内形成含有Ge原子的沟道区域，在上述沟道区域上形成栅绝缘膜，隔着上述栅绝缘膜在上述沟道区域上形成栅极。
16. 根据权利要求15所述的场效应晶体管的制造方法， 在上述沟道区域侧面形成掺杂区域， 在上述沟道区域侧面形成硅化物膜， 在上述硅化物膜下部形成源*漏区域。
17. 根据权利要求15所述的场效应晶体管的制造方法， 在上述突起结构中空洞开口的状态下形成上述栅绝缘膜和上述栅极，由此，将上述栅绝缘膜和上述栅极成筒状地包围上述沟道区域 的结构形成在上述突起结构上，
18. 根据权利要求17所述的场效应晶体管的制造方法，在上述 突起结构中多个空洞开口的状态下形成上述栅绝缘膜和上述栅极，由 此，将上述栅绝缘膜和上述栅极成筒状地包围多个上述沟道区域内的 一个沟道区域的结构形成在上述突起结构的多个部位。
19. 根据权利要求13至18中任一项所述的场效应晶体管的制造方法，作为上述突起结构，形成第1突起结构和第2突起结构， 作为上述沟道区域，在上述第1突起结构内形成第1沟道区域，在上述第2突起结构内形成第2沟道区域，在从上述第1沟道区域到上述第2沟道区域的整个面上形成上述栅绝缘膜和上述栅极。
20. —种集成电路元件的制造方法，该集成电路元件是具有P型场效应晶体管和N型场效应晶体管 的互补型金属-绝缘体-半导体电路元件，形成权利要求l至ll中任一项所述的场效应晶体管，作为上述P 型场效应晶体管，形成将权利要求1至11中任一项所述的场效应晶体管中沟道区域的Ge原子置换成Si原子的场效应晶体管，作为上述N型场效应晶 体管。
全文摘要
本发明一个实施例的场效应晶体管，具有含有Si原子的半导体衬底，形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构，形成在上述突起结构内、含有Ge原子的沟道区域，形成在上述突起结构中上述沟道区域的下部、含有的Si原子和Ge原子中Ge的组成比从上述沟道区域侧到上述半导体衬底侧连续变化的沟道下部区域，形成在上述沟道区域上的栅绝缘膜，隔着上述栅绝缘膜形成在上述沟道区域上的栅极。
文档编号H01L27/092GK101097954SQ20071008906
公开日2008年1月2日 申请日期2007年3月29日 优先权日2006年6月30日
发明者入沢寿史, 手塚勉 申请人:株式会社东芝