3] 本实施例中，在形成隧穿介质层141之前，可以对第五凹槽139进行清洗，从而清 除第五凹槽139底部的第一介质层101，进而使得后续形成的隧穿介质层141直接位于半 导体衬底100上。但是，在其它实施例中，也可以不必去除第五凹槽139底部的第一介质层 101〇
[0104] 请结合参考图17和图18,在第五凹槽139中形成字线145。
[0105] 具体的，在图17中，形成字线材料层143填充满图16所示第五凹槽139,并且，字 线材料层143还覆盖在隧穿介质层141上，然后，在图18中，采用平坦化工艺或者回刻蚀工 艺处理字线材料层143,形成字线145。
[0106] 本实施例中，字线145的材料可以为多晶硅。形成字线145的工艺也可以为本领 域技术人员熟知的其它工艺。
[0107] 请参考图19,形成层间介质层（未示出）覆盖字线145和隧穿介质层141。然后 刻蚀源线137上方的隧穿介质层141和所述层间介质层以形成暴露源线137的通孔（未示 出），并在所述通孔内形成接触插塞147,从而使接触插塞147电连接源线137。
[0108] 请参考图20,示出了图19所示结构的俯视示意图，即图19所示结构可以由图20 所示结构沿A-A点划线切割得到。图20中，半导体衬底100中的有源区上具有源线137。 源线137上连接接触插塞147。源线137两侧分别具有两个控制栅121 (图20中省略了隧 穿介质层141，以及位于控制栅121与源线137之间的第二介质层129)。控制栅121外侧具 有字线145 (图20中省略了控制栅121与字线145之间的栅介质层117和保护侧墙115)。
[0109] 本实施例所提供的镜像分栅快闪存储器的形成方法中，提供半导体衬底100,在半 导体衬底100上形成第一介质层101，在第一介质层101上形成浮栅层103,在浮栅层103 上形成掩膜层105,刻蚀掩膜层105,直至形成暴露浮栅层103的第一凹槽111 (请参考图 3)，在第一凹槽111的侧壁形成保护侧墙115,在第一凹槽111的底部和侧壁形成栅介质层 117,在第一凹槽111内的栅介质层117上形成两个分立的控制栅121，第一凹槽111剩余 部分保留为第二凹槽123 (请参考图8)，刻蚀位于第二凹槽123底部的栅介质层117和浮 栅层103,直至形成暴露第一介质层101的第三凹槽125 (请参考图9)，在第三凹槽125的 侧壁和底部，以及掩膜层105上表面形成第二介质层129,剩余第三凹槽125保留为第四凹 槽131 (请参考图11)，在第三凹槽125或第四凹槽131下方的半导体衬底100内形成源极 133(请参考图11)。在上述过程中，保护侧墙115被保留在字线139和控制栅121之间。由 于在字线145和控制栅121之间增加形成了保护侧墙115,从而提高字线145和控制栅121 之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线145和控制栅121之 间的较高工作电压，进而提高所形成的镜像分栅快闪存储器的可靠性和耐用性。
[0110] 本发明实施例还提供了一种镜像分栅快闪存储器，所述镜像分栅快闪存储器可以 由前述实施例所提供的形成方法形成，因此，可以参考前述实施例相应内容。
[0111] 具体的，请结合参考图19和图20,所述镜像分栅快闪存储器包括半导体衬底100， 位于半导体衬底100中的源极133。位于源极133上的源线137。位于源线137两侧半导 体衬底100上的第二介质层129。位于两道第二介质层129外侧的半导体衬底100上的第 一介质层101。位于第一介质层101上形成浮栅1031。位于浮栅1031上的栅介质层117。 位于栅介质层117上的控制栅121。位于浮栅1031侧壁、栅介质层117侧壁和控制栅121 上表面的隧穿介质层141。位于隧穿介质层141侧壁的字线145。所述镜像分栅快闪存储 器还包括位于隧穿介质层141侧壁与字线145之间的保护侧墙115,覆盖隧穿介质层141的 层间介质层，贯穿层间介质层和隧穿介质层141的接触插塞147,接触插塞147电连接源线 137。
[0112] 本实施例中，保护侧墙115的材料可以为氧化硅，保护侧墙115的厚度范围可以为 150 A?200A，其原因可以参考前述实施例相应内容。
[0113] 本实施提供的镜像分栅快闪存储器中，由于字线145和控制栅121之间具有保护 侧墙115,从而能够提高字线145和控制栅121之间的介质层的总厚度，从而使所述介质层 能够经受擦写过程中字线145和控制栅121之间的高压，进而提高镜像分栅快闪存储器的 可靠性和耐用性。
[0114] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种镜像分栅快闪存储器的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上形成第一介质层； 在所述第一介质层上形成浮栅层； 在所述浮栅层上形成掩膜层； 刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽； 在所述第一凹槽的侧壁形成保护侧墙； 在所述第一凹槽的底部和侧壁，以及所述掩膜层上表面形成栅介质层； 在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分 保留为第二凹槽； 刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层 的第三凹槽； 在所述第三凹槽的侧壁和底部，以及所述掩膜层上表面形成第二介质层，剩余所述第 三凹槽保留为第四凹槽； 在所述第三凹槽或所述第四凹槽下方的半导体衬底内形成源极； 在所述第四凹槽内形成源线。
2. 如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，还包括： 在形成所述源线后，去除所述掩膜层，以形成第五凹槽； 去除位于所述第五凹槽底部的浮栅层； 在所述第五凹槽的底部和侧壁，所述控制栅表面，以及所述源线表面形成隧穿介质 层； 在所述第五凹槽中和成隧穿介质层表面形成字线层； 回刻蚀所述字线层形成字线。
3. 如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，还包括： 形成层间介质层覆盖所述字线和隧穿介质层； 刻蚀源线上方的所述隧穿介质层和层间介质层以形成暴露所述源线的通孔； 在所述通孔内形成接触插塞。
4. 如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙 材料为氧化硅。
5. 如权利要求2所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙 初始厚度范围为200A?250A，在形成所述第五凹槽以及刻蚀所述第五凹槽底部的浮栅层 时，所述保护侧墙也被部分刻蚀，刻蚀后剩余的所述保护侧墙的厚度范围为150A?200人。
6. 如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，在形成所述栅 介质层之前，所述方法还包括以下步骤： 以剩余所述掩膜层为掩模，刻蚀部分厚度位于所述第一凹槽底部的所述浮栅层，以形 成具有弧形底部的第一凹槽。
7. 如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，采用多晶硅形 成所述源线。
8. -种镜像分栅快闪存储器，包括： 半导体衬底； 位于所述半导体衬底中的源极； 位于所述源极上的源线； 位于所述源线两侧半导体衬底上的第二介质层； 位于所述第二介质层两侧的第一介质层； 位于所述第一介质层上形成浮栅； 位于所述浮栅上的栅介质层； 位于所述栅介质层上的控制栅； 位于所述浮栅侧壁、所述栅介质层侧壁和所述控制栅上表面的隧穿介质层； 位于所述隧穿介质层侧壁的字线； 其特征在于，还包括： 位于所述隧穿介质层侧壁与所述字线之间的保护侧墙； 覆盖所述隧穿介质层的层间介质层； 贯穿所述层间介质层和隧穿介质层，并电连接所述源线的接触插塞。
9. 如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙材料为氧化 娃。
10. 如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙的厚度范围 为 150A ?200A。
【专利摘要】一种镜像分栅快闪存储器及其形成方法。所述镜像分栅快闪存储器的形成方法包括：在半导体衬底上形成第一介质层；在所述第一介质层上形成浮栅层；在所述浮栅层上形成掩膜层；形成暴露所述浮栅层的第一凹槽；在所述第一凹槽的侧壁形成保护侧墙；在所述第一凹槽的底部和侧壁，以及所述掩膜层上表面形成栅介质层；在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；形成暴露所述第一介质层的第三凹槽；在所述第三凹槽的侧壁和底部，以及所述掩膜层上表面形成第二介质层，剩余所述第三凹槽保留为第四凹槽；形成源极；在所述第四凹槽内形成源线。所述形成方法形成的镜像分栅快闪存储器可靠性和耐用性提高。
【IPC分类】H01L27-115, H01L21-8247
【公开号】CN104538367
【申请号】CN201410857366
【发明人】李冰寒
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月22日
【申请日】2014年12月30日