Otp器件的结构和制作方法
【技术领域】
[0001] 本发明涉及半导体集成电路制造领域，特别是涉及0TP器件的结构及其制作方 法。
【背景技术】
[0002] OTP(OneTimeProgramming，一次可编程）器件是一种存储器件，它是相对于多次 性编程而言的，其编程过程是不可逆的活动，它适合程序固定不变的应用场合，因成本较低 而得到广泛的应用。
[0003] 如图 1 所不，现有的 0TP器件由 2 个PMOS(positivechannelMetalOxide Semiconductor，P沟道金属氧化物半导体场效应）晶体管构成，其中，SG(SelectGate，选 择栅）是Salicide(自对准多晶娃化物）的，FG(FloatingGate，浮栅）是non-salicide(非 自对准多晶硅化物）的。其工作原理是利用热空穴产生的热电子注入对器件进行编程： 电子存储在FG中，从而引起阈值电压的移动。在0. 18ym工艺上，FG需要SAB(Salicide block，娃化阻挡层）保护起来。由于OTP区域pitchsize(间距尺寸）小，FG上SAB最小 spacer(侧墙）仅为0? 28ym(0TP以外区域SAB最小spacer为0? 42ym)，因此需要用DUV 光刻机进行光刻，价格昂贵。
【发明内容】
[0004] 本发明要解决的技术问题之一是提供一种0TP器件的制作方法，它可以扩大SAB 光刻工艺的窗口，并可以降低制作的成本。
[0005] 为解决上述技术问题，本发明的0TP器件的制作方法，步骤包括：
[0006] 1)用常规工艺在衬底上形成阱、源、漏、浅沟槽隔离、栅氧、选择栅、浮栅、栅极多晶 硅和侧墙；
[0007] 2)淀积等离子增强-四乙氧基硅烷膜，通过光刻和刻蚀把硅化阻挡层以外区域的 等离子增强-四乙氧基硅烷膜刻蚀掉；
[0008] 3)进行钴化金属工艺，在硅露出区域形成钴化金属；
[0009] 4)再次淀积等离子增强-四乙氧基硅烷膜，形成浮栅数据存储保护膜；
[0010] 5)淀积层间介质膜，化学机械研磨，光刻和刻蚀形成接触孔。
[0011] 步骤2)的刻蚀分两步进行：先干法刻蚀，将等离子增强-四乙氧基硅烷膜的厚度 刻蚀至180±80A;再湿法刻蚀，把剩余的等离子增强-四乙氧基硅烷膜完全刻蚀掉。
[0012] 步骤3)，钴化金属工艺方法为：淀积金属钴，进行第一次快速灯退火，用湿法去除 未反应的钴，再进行第二次快速灯退火。其中，第一次快速灯退火是在510°C温度下，在氮气 氛围中退火30秒；第二次快速灯退火是在866°C温度下，在氮气氛围中退火30秒。
[0013] 本发明要解决的技术问题之二是提供按照上述方法制作的0TP器件的结构，其由 两个PM0S晶体管串联构成，其中一个PM0S晶体管是选择栅，另一个PM0S晶体管是浮栅。
[0014] 所述选择栅和浮栅，以及选择栅和浮栅之间的源漏区，均为自对准多晶硅化物。
[0015] 所述选择栅和浮栅上覆盖有数据存储保护膜，例如等离子增强-四乙氧基硅烷 膜。
[0016] 本发明通过对FG和SG都采用salicide工艺，使SAB最小spacer从0.28ym扩 大到了 0. 42ym，如此不仅扩大了SAB光刻工艺的窗口，而且由于可以使用I-line光刻机进 行光刻，从而还降低了成本。
【附图说明】
[0017] 图1是现有的OTP器件的结构示意图。
[0018] 图2?图6是本发明的OTP器件的制作工艺流程示意图。
[0019] 图7是本发明的OTP器件的单元截面结构图。
[0020] 图中附图标记说明如下：
[0021] 1:P型衬底
[0022] 2:N阱
[0023] 3:钴化金属
[0024] 4:栅氧
[0025] 5:侧墙
[0026] 6 :PE-TEOS(等离子增强-四乙氧基硅烷）膜
[0027] 7:接触孔
[0028] 8 :层间介质膜（ILD)
[0029] 9:浅沟槽隔离（STI)
[0030]S:源
[0031] D、D' ：漏
[0032]SG:选择栅
[0033]FG:浮栅
[0034]HR:栅极多晶硅
【具体实施方式】
[0035] 为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
[0036] 本发明的OTP器件的制备方法，具体包括以下工艺步骤：
[0037] 步骤1，如图2所示，用常规工艺在P型衬底1上形成N阱2、源S、漏D、漏D'、浅沟 槽隔离9、栅氧4、选择栅SG、浮栅FG、栅极多晶硅HR、侧墙5。
[0038] 步骤2,如图3所示，淀积PE-TEOS膜6,通过I-line光刻和刻蚀把SAB以外区域 的卩￡-1￡05膜6刻掉。548刻蚀分两步：先用干法刻蚀，直到？￡-1￡05残膜厚度180±80,4; 再用湿法刻蚀，把剩余的残膜刻干净，并保持30 %的过刻量。
[0039] 步骤3,如图4所示，进行钴化金属（Co-salicide)工艺：首先淀积75ACo,接着进 行第一次快速灯退火（510°C，在氮气氛围中退火30秒），用湿法去除没有反应的Co,然后进 行第二次快速灯退火（866°C，在氮气氛围中退火30秒），在硅露出区域形成钴化金属3。
[0040]步骤4,如图5所示，再次淀积PE-TE0S膜6,形成FG数据存储保护膜。
[0041] 步骤5,如图6所示，淀积层间介质膜8,经过化学机械研磨工艺后，光刻和刻蚀形 成接触孔7。后续按照常规工艺完成OTP器件的制作。最后形成的OTP器件的单元（cell) 截面结构如图7所示。
[0042]FG和SG都采用salicide工艺之后，SAB最小spacer从0?28ym扩大到0?42ym，不仅扩大了SAB光刻工艺的窗口，而且还可以用I-line光刻机进行光刻，相比较DUV，成本 更低。如果0TP区域以外没有SAB层次，可以把SAB删除。
【主权项】
1. OTP器件的制作方法，其特征在于，步骤包括： 1) 用常规工艺在衬底上形成阱、源、漏、浅沟槽隔离、栅氧、选择栅、浮栅、栅极多晶硅和 侧墙； 2) 淀积等离子增强-四乙氧基硅烷膜，通过光刻和刻蚀把硅化阻挡层以外区域的等离 子增强-四乙氧基硅烷膜刻蚀掉； 3) 进行钴化金属工艺，在硅露出区域形成钴化金属； 4) 再次淀积等离子增强-四乙氧基硅烷膜，形成浮栅数据存储保护膜； 5) 淀积层间介质膜，化学机械研磨，光刻和刻蚀形成接触孔。
2. 根据权利要求1所述的方法，其特征在于，步骤2)的刻蚀分两步进行：先干法刻蚀， 将等离子增强-四乙氧基硅烷膜的厚度刻蚀至180±80 A;再湿法刻蚀，把剩余的等离子增 强-四乙氧基硅烷膜完全刻蚀掉。
3. 根据权利要求1所述的方法，其特征在于，步骤3)，钴化金属工艺方法为：淀积金属 钴，进行第一次快速灯退火，用湿法去除未反应的钴，再进行第二次快速灯退火。
4. 根据权利要求3所述的方法，其特征在于，第一次快速灯退火是在510°C温度下，在 氮气氛围中退火30秒；第二次快速灯退火是在866°C温度下，在氮气氛围中退火30秒。
5. 用权利要求1至4任何一项所述方法制作的OTP器件的结构，其特征在于，由两个 PMOS晶体管串联构成，其中一个PMOS晶体管为选择栅，另一个PMOS晶体管为浮栅。
6. 根据权利要求5所述的OTP器件的结构，其特征在于，所述选择栅和浮栅为自对准多 晶硅化物。
7. 根据权利要求5所述的OTP器件的结构，其特征在于，所述选择栅和浮栅之间的源漏 区为自对准多晶硅化物。
8. 根据权利要求5所述的OTP器件的结构，其特征在于，所述选择栅和浮栅上覆盖有等 离子增强-四乙氧基硅烷膜。
【专利摘要】本发明公开了一种OTP器件的制作方法，步骤包括：1)用常规工艺在衬底上形成阱、源、漏、浅沟槽隔离、栅氧、选择栅、浮栅、栅极多晶硅、侧墙；2)淀积等离子增强-四乙氧基硅烷膜，通过光刻和刻蚀把硅化阻挡层以外区域的等离子增强-四乙氧基硅烷膜刻掉；3)进行钴化金属工艺，在硅露出区域形成钴化金属；4)再次淀积等离子增强-四乙氧基硅烷膜，形成浮栅数据存储保护膜；5)淀积层间介质膜，化学机械研磨，光刻和刻蚀形成接触孔。本发明还公开了用上述方法制作的OTP器件的结构。发明通过对浮栅和选择栅都采用自对准多晶硅化物工艺，扩大了硅化阻挡层光刻工艺的窗口，同时降低了成本。
【IPC分类】H01L21-8247, H01L21-28
【公开号】CN104538362
【申请号】CN201410842288
【发明人】王乐平, 徐俊杰
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月22日
【申请日】2014年12月29日