像素结构的制作方法
【专利摘要】本发明公开了一种像素结构的制作方法，包含下列步骤。在基板上形成栅极。在基板以及栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层。应用多灰阶光罩微影工艺，进行下列步骤。将金属氧化物半导体层图案化为通道区与像素电极区。将金属氧化物半导体层的像素电极区导体化为像素电极。将金属电极层图案化为至少一个源极，源极位于通道区上，且通道区至少部分位于源极与像素电极之间。根据本发明的上述步骤，通道区、像素电极、与源极可以通过同一个多灰阶光罩工艺形成，因此减少了工艺中所使用的光罩数量。
【专利说明】
像素结构的制作方法
技术领域
[0001 ] 本发明涉及一种像素结构的制作方法。
【背景技术】
[0002]在液晶显示装置中，使用薄膜晶体管的液晶显示器已经是目前市场主流之一，其中液晶显示器的每一个像素是由对应的薄膜晶体管控制。一般而言，薄膜晶体管的形成方式是通过多道工艺，例如显影工艺以及蚀刻工艺。
[0003]对于薄膜晶体管中各层主动元件的结构，例如半导体主动层以及金属电极层，其各自需要有对应的光罩工艺，以形成于所对应的位置。然而，当主动元件之间结构越复杂时，光罩工艺所包含的曝光、显影以及蚀刻工艺也需要进行相对多次，也因此提升了工艺成本。因此，如何能有效降低工艺的成本，实属当前重要研发课题之一，也成为当前相关领域研究的方向。
【发明内容】
[0004]本发明的目的在于提供一种像素结构的制作方法，从而克服现有技术的上述缺陷。
[0005]本
【发明内容】
的一个方面在于提供一种像素结构的制作方法，包含下列步骤。在基板上形成栅极。在基板以及栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层。应用多灰阶光罩微影工艺，进行下列步骤。将金属氧化物半导体层图案化为通道区与像素电极区，通道区位于栅极上方，像素电极区与通道区相连接。将金属氧化物半导体层的像素电极区导体化为像素电极，并保留金属氧化物半导体层的另一部分为通道区。将金属电极层图案化为至少一个源极，源极位于通道区上，且通道区至少部分位于源极与像素电极之间。
[0006]在部分实施方式中，将金属氧化物半导体层图案化的步骤包含下列步骤。在金属电极层上形成光阻层。通过多灰阶光罩对光阻层进行图案化，以形成图案化光阻层，其中图案化光阻层具有厚度不同的区域并覆盖预计形成通道区与像素电极区的位置。以图案化光阻层为罩幕，图案化金属电极层与金属氧化物半导体层，使得金属氧化物半导体层成为通道区与像素电极区。
[0007]在部分实施方式中，将金属氧化物半导体层的像素电极区导体化为像素电极的步骤包含下列步骤。减薄图案化光阻层的厚度，使得像素电极区上的金属电极层曝露出来。以减薄后的图案化光阻层为罩幕，去除曝露出来的金属电极层，以曝露出金属氧化物半导体层的像素电极区。导体化曝露出来的该像素电极区，以形成像素电极。
[0008]在部分实施方式中，将金属氧化物半导体层的像素电极区导体化为像素电极的步骤包含电浆处理工艺。
[0009]在部分实施方式中，将金属氧化物半导体层的像素电极区导体化为该像素电极的步骤包含含氢电浆处理工艺。
[0010]在部分实施方式中，将金属电极层图案化为源极的步骤包含下列步骤。再次减薄图案化光阻层的厚度，使得至少部分位于通道区上的金属电极层曝露出来。以再次减薄后的图案化光阻层为罩幕，去除曝露出来的金属电极层，以至少形成源极。
[0011]在部分实施方式中，进行再次减薄图案化光阻层的厚度的步骤早于导体化曝露出来的像素电极区的步骤。
[0012]在部分实施方式中，将金属电极层图案化为源极的步骤还将金属电极层图案化为漏极，漏极位于通道区上，且通道区至少部分位于源极与漏极之间。
[0013]在部分实施方式中，多灰阶光罩为四灰阶光罩，使得图案化光阻层所具有的厚度不同的区域数量为三个。
[0014]在部分实施方式中，金属氧化物半导体层的材料包括铟镓锌氧化物(Indium-Gallium-Zinc Oxide ;IGZ0)、铟锡氧化物(Indium-Tin Oxide ;ΙΤ0)、铟锌氧化物(Indium-Zinc Oxide ;ΙΖ0)、锌锡氧化物(Zinc-Tin Oxide ;ΖΤ0)、镓锌氧化物(Gallium-Zinc Oxide ；GZ0)或其组合。
[0015]综上所述，本发明的像素结构的制作方法搭配使用多灰阶光罩，使得当光阻层进行图案化后，图案化光阻层具有厚度不同的区域。当进行多次的减薄图案化光阻层以及图案化工艺后，即可完成具有像素电极以及通道区的像素结构，其中像素电极为部分金属氧化物半导体层进行导体化而形成。
【附图说明】
[0016]图1A为根据本发明一个实施方式的像素结构的俯视图。
[0017]图1B为图1A的像素结构的剖面图，其剖面位置如图1A的线段Ι_Γ所示。
[0018]图2Α为图1A的像素结构在其形成栅极后的俯视图。
[0019]图2Β?2D为图1A的像素结构在其进行多灰阶光罩微影工艺前的制造流程剖面图，其剖面位置与图1B相同。
[0020]图3Α为根据本发明一个实施方式的多灰阶光罩的俯视不意图。
[0021]图3Β为图2D的像素结构进行多灰阶光罩微影工艺后的俯视图。
[0022]图3C为图3Β的像素结构的剖面图，其剖面位置与图2Β?2D相同。
[0023]图4Α为图3Β的像素结构进行图案化后的俯视图。
[0024]图4Β为图4Α的像素结构的剖面图，其剖面位置与图3C相同。
[0025]图5Α为图4Α的像素结构进行图案化光阻层减薄后的俯视图。
[0026]图5Β为图5Α的像素结构的剖面图，其剖面位置与图4Β相同。
[0027]图6Α为图5Α的像素结构进行移除部分金属电极层后的俯视图。
[0028]图6Β为图6Α的像素结构的剖面图，其剖面位置与图5Β相同。
[0029]图7Α为图6Α的像素结构进行图案化光阻层再次减薄后的俯视图。
[0030]图7Β为图7Α的像素结构的剖面图，其剖面位置与图6Β相同。
[0031]图8Α为图7Α的像素结构进行像素电极区导体化后的俯视图。
[0032]图8Β为图8Α的像素结构的剖面图，其剖面位置与图7Β相同。
[0033]图9Α为图8Α的像素结构进行图案化后的俯视图。
[0034]图9Β为图9Α的像素结构的剖面图，其剖面位置与图8Β相同。
【具体实施方式】
[0035]图1A为根据照本发明一个实施方式的像素结构100的俯视图。图1B为图1A的像素结构100的剖面图，其剖面位置如图1A的线段1-1’所示。参照图1A以及图1B。像素结构100包含基板102、绝缘层104、栅极110、源极112、漏极114以及金属氧化物半导体层120，其中金属氧化物半导体层120包含通道区122以及像素电极区124，且金属氧化物半导体层120还包含设置于像素电极区124的像素电极126。以下叙述将对像素结构100的制造流程作进一步说明。
[0036]图2A为图1A的像素结构100在其形成栅极110后的俯视图，图2B?2D为图1A的像素结构100在其进行多灰阶光罩微影工艺前的制造流程剖面图，其剖面位置与图1B相同。
[0037]请先参照图2A以及图2B。如图所不，制造者在此时可先在基板102上形成棚■极110。具体而言，栅极110的形成方式为先沉积金属层，接着再通过一次的微影蚀刻工艺进行金属层的图案化，其中沉积金属层的方式包含溅镀(sputtering)。完成图案化的栅极110在基板102所占的区域如图2A所示。本实施方式中，栅极110的材料包含钛、钼、铝或其组合。
[0038]接着请参照图2C，如图所示，制造者在此时可在基板102以及栅极110上按序形成绝缘层104、金属氧化物半导体层120以及金属电极层130。上述绝缘层104的材料包含氮化石圭(silicon nitride ;SiNx)、二氧化石圭(silicon d1xide ；Si02)或其组合。绝缘层 104的形成方式包含电楽■辅助化学气相沉积(plasma enhanced chemical vapour deposit1n ；PECVD) o上述金属氧化物半导体层120的材料包括铟镓锌氧化物(Indium-Gallium-ZincOxide ;IGZ0)、铟锡氧化物(Indium-Tin Oxide ;ΙΤ0)、铟锌氧化物(Indium-Zinc Oxide ；ΙΖ0)、锌锡氧化物(Zinc-Tin Oxide ;ZT0)、镓锌氧化物(Gallium-Zinc Oxide ；GZ0)或其组合，其中形成金属氧化物半导体层120的方式包含溅镀。上述金属电极层130的材料包含钛、钼、铝或其组合，其中形成金属电极层130的方式包含溅镀。
[0039]接着请参照图2D。如图所示，制造者在绝缘层104、金属氧化物半导体层120以及金属电极层130形成后，可在金属电极层130上形成光阻层140，以利进行后续的多灰阶光罩微影工艺。
[0040]请参照图3A。图3A为根据本发明一个实施方式的多灰阶光罩150的俯视示意图。如图所不，多灰阶光罩150具有多个透光率不同的区域。本实施方式中，多灰阶光罩150为四灰阶光罩。四灰阶光罩具有四个透光率不同的区域AO?A3。为了方便说明，图3A中，区域AO?A3分别以不同型式的网底描述。多灰阶光罩150的区域AO?A3的透光率大小按序为区域A0>区域Al〉区域A2>区域A3。在部分实施方式中，区域AO的透光率大致接近100%。制造者可通过多灰阶光罩150对光阻层140 (请见图2D)进行图案化，使其在图案化后具有厚度不同的区域。
[0041]请同时参照图3B以及图3C。图3B为图2D的像素结构100进行多灰阶光罩微影工艺后的俯视图。图3C为图3B的像素结构100的剖面图，其剖面位置与图2B?2D相同。为了方便说明，图3B以及图3C标示有与图1A以及图1B位置相同的通道区122以及像素电极区124。如图所示，通过多灰阶光罩150(请见图3A)对光阻层140 (请见图2D)进行图案化形成图案化光阻层142，使得图案化光阻层142具有三种不同厚度Tl?T3的区域并覆盖预计形成通道区122与像素电极区124的位置。为了方便说明，图3B的图案化光阻层142所具有的厚度不同的区域将标示为区域BI?B3，其中区域BI?B3的范围分别对应至图3A的多灰阶光罩150的区域Al?A3。图案化光阻层142对应区域BI?B3分别具有厚度Tl?T3，且厚度T3>厚度T2>厚度Tl。此外，图案化光阻层142是以区域BI以及区域Β2分别覆盖预计形成像素电极区124以及通道区122的位置。此外，由于多灰阶光罩150的区域AO (请见图3Α)所对应的透光率大致接近100%，因此光阻层140 (请见图2D)对应至多灰阶光罩150的区域AO的部分将在图案化后被移除，并曝露出金属电极层130。
[0042]请同时参照图4Α以及图4Β。图4Α为图3Β的像素结构100进行图案化后的俯视图。图4Β为图4Α的像素结构100的剖面图，其剖面位置与图3C相同。为了方便说明，图4Α以及图4Β标示有与图1A以及图1B位置相同的通道区122与像素电极区124。如图所示，制造者在此时可以图案化光阻层142为罩幕，图案化金属电极层130以及金属氧化物半导体层120，金属氧化物半导体层120被图案化为通道区122与像素电极区124，其中通道区122位于栅极110上方，像素电极区124与通道区122相连接。
[0043]请同时参照图5Α以及图5Β。图5Α为图4Α的像素结构100进行图案化光阻层142减薄后的俯视图。图5Β为图5Α的像素结构100的剖面图，其剖面位置与图4Β相同。为了方便说明，图5Α以及图5Β标示有与图1A以及图1B位置相同的通道区122与像素电极区124。如图所示，制造者在此时可以通过减薄图案化光阻层142的厚度，以曝露像素电极区124上的金属电极层130并保留金属氧化物半导体层120的另一部分为通道区122，以利后续的图案化工艺。减薄图案化光阻层142的厚度的方法包含通过灰化(ashing)工艺。
[0044]本实施方式中，像素电极区124的位置为对应至图案化光阻层142的区域BI (请见图3B)。当减薄图案化光阻层142的厚度时，区域BI?B3的厚度为一起被减薄。由于图案化光阻层142的区域BI的厚度Tl (请见图3C)小于区域B2的厚度T2 (请见图3C)以及区域B3的厚度T3(请见图3C)，因此图案化光阻层142的区域BI会最先被移除，并同时曝露原本其覆盖的金属电极层130。此外，图案化光阻层142的区域Β2?Β3仍为覆盖在金属电极层130上，其中区域Β3的厚度为厚度Τ3减厚度Τ1(Τ3-Τ1)，区域Β2的厚度为厚度Τ2减厚度Τ1(Τ2-Τ1)，且区域Β3的厚度大于区域Β2的厚度。
[0045]请同时参照图6Α以及图6Β。图6Α为图5Α的像素结构100进行移除部分金属电极层130后的俯视图。图6Β为图6Α的像素结构100的剖面图，其剖面位置与图5Β相同。为了方便说明，图6Α以及图6Β标示有与图1A以及图1B位置相同的像素电极区124。如图所示，制造者在此时可以减薄后的图案化光阻层142为罩幕，去除曝露出来的金属电极层130，以曝露出像素电极区124。此外，去除曝露出来的金属电极层130的方法为选择性的蚀刻工艺。举例而言，当金属氧化物半导体层120的材料为铟镓锌氧化物时，为了要在保留铟镓锌氧化物的情况下将曝露出来的金属电极层130移除，此选择性的蚀刻工艺可以采用过氧化氢(hydrogen peroxide ；H202)作为基底的蚀刻液进行湿蚀刻，或是采用氟系或氯系的气体进行干蚀刻。
[0046]请同时参照图7A以及图7B。图7A为图6A的像素结构100进行图案化光阻层142再次减薄后的俯视图。图7B为图7A的像素结构100的剖面图，其剖面位置与图6B相同。为了方便说明，图7A以及图7B标示有与图1A以及图1B位置相同的通道区122。如图所示，制造者在此时可以再次减薄图案化光阻层142的厚度，使得至少部分位于通道区122上的金属电极层130曝露出来。同样地，本实施方式中，再次减薄图案化光阻层142的厚度的方法包含通过灰化工艺。本实施方式中，图案化光阻层142对应区域B2(请见图3B)的部分将会被移除，而图案化光阻层142对应区域B3的部分仍覆盖于金属电极层130上，其中图案化光阻层142的厚度为(T3-T2)。
[0047]请同时参照图8A以及图8B。图8A为图7A的像素结构100进行像素电极区124导体化后的俯视图。图8B为图8A的像素结构100的剖面图，其剖面位置与图7B相同。为了方便说明，图8A以及图SB标示有与图1A以及图1B位置相同的通道区122、像素电极区124与像素电极126。如图所示，制造者在此时可以对曝露出来的像素电极区124进行导体化，以形成像素电极126。本实施方式中，导体化的步骤包含电浆处理工艺(如图SB的箭头)。电浆处理工艺用于将像素电极126改质，使得其导电度提升。例如当像素电极126的材料为铟镓锌氧化物时，电浆处理工艺将使得铟镓锌氧化物中的氧空缺比例增加，借此提升其导电度。在部分实施方式中，导体化的步骤包含氢电浆处理工艺。
[0048]此外，由于通道区122上方覆盖有金属电极层130，因此当进化导体化步骤时，通道区122并不会得到与像素电极126相同的改质效果，因此通道区122的氧空缺比例仍保持相同比例。也就是说，金属氧化物半导体层120是以对应区域BI (请见图3B)的部分被导体化为像素电极126，而对应区域B2(请见图3B)的部分仍保留为通道区122。除此之外，应了解到，虽然图7A?SB描述先再次减薄图案化光阻层142再导体化金属氧化物半导体层120的像素电极区124，但此并不限制本发明。在本发明部分实施方式中，也可以先导体化金属氧化物半导体层120的像素电极区124，再再次减薄图案化光阻层142，本发明所属本领域技术人员，应根据实际需要，弹性选择其实施方式。
[0049]请同时参照图9A以及图9B。图9A为图8A的像素结构100进行图案化后的俯视图。图9B为图9A的像素结构100的剖面图，其剖面位置与图8B相同。为了方便说明，图9A以及图9B标示有与图1A以及图1B位置相同的像素电极126以及通道区122。如图所示，制造者在此时可以将金属电极层130图案化为至少一个源极112，源极112位于通道区122上，且通道区122至少部分位于源极112与像素电极126之间。本实施方式中，是以再次减薄后的图案化光阻层142(即对应区域B3的图案化光阻层142)为罩幕，去除曝露出来的金属电极层130，以至少形成源极112，其中曝露出来的金属电极层130是对应于图案化光阻层142的区域B2(请见图3B)，也即源极112是由位于通道区122与像素电极126同侧的金属电极层130所形成。
[0050]另一方面，当曝露出来的金属电极层130被去除的同时，金属电极层130也图案化为漏极114，漏极114位于通道区122上，且通道区122至少部分位于源极112与漏极114之间，也即所形成的漏极114是由通道区122与像素电极126之间的金属电极层130所形成。接着，制造者可将图案化光阻层142剥离，以完成如图1A以及图1B的像素结构100。
[0051]综上所述，在像素结构的工艺中，所使用的光罩数量为两个，其中一个用于形成栅极的光罩，另一个则用于形成像素电极区、通道区、源极以及漏极的多灰阶光罩。由于大部分的主动元件通过同一个多灰阶光罩工艺形成，因此减少了像素结构工艺中所使用的光罩数量，进而有效降低工艺成本。此外，通过逐次将图案画光阻层减薄以及逐次去除金属电极层，像素结构中的金属氧化物半导体层可以通过金属电极层作为罩幕，使得金属氧化物半导体层的像素电极区导体化为像素电极并保留部分金属氧化物半导体层为通道区。
[0052]虽然本发明已以多种实施方式公开如上，然其并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作各种不同的选择和修改，因此本发明的保护范围由权利要求书及其等同形式所限定。
【主权项】
1.一种像素结构的制作方法，其特征在于，所述制作方法包含下列步骤: 在基板上形成栅极； 在所述基板以及所述栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层；以及 应用多灰阶光罩微影工艺，进行下列步骤: 将所述金属氧化物半导体层图案化为通道区与像素电极区，所述通道区位于所述栅极上方，所述像素电极区与所述通道区相连接； 将所述金属氧化物半导体层的像素电极区导体化为像素电极，并保留所述金属氧化物半导体层的另一部分为通道区；以及 将所述金属电极层图案化为至少一个源极，所述源极位于所述通道区上，且所述通道区至少部分位于所述源极与所述像素电极之间。2.如权利要求1所述的像素结构的制作方法，其特征在于，将所述金属氧化物半导体层图案化的步骤包含: 在所述金属电极层上形成光阻层； 通过多灰阶光罩对所述光阻层进行图案化，以形成图案化光阻层，其中所述图案化光阻层具有多个厚度不同的区域并覆盖预计形成所述通道区与所述像素电极区的位置；以及 以所述图案化光阻层为罩幕，图案化所述金属电极层与所述金属氧化物半导体层，使得所述金属氧化物半导体层成为所述通道区与所述像素电极区。3.如权利要求2所述的像素结构的制作方法，其特征在于，将所述金属氧化物半导体层的像素电极区导体化为所述像素电极的步骤包含: 减薄所述图案化光阻层的厚度，使得所述像素电极区上的金属电极层曝露出来； 以减薄后的所述图案化光阻层为罩幕，去除曝露出来的所述金属电极层，以曝露出所述金属氧化物半导体层的所述像素电极区；以及 导体化曝露出来的所述像素电极区，以形成所述像素电极。4.如权利要求3所述的像素结构的制作方法，其特征在于，将所述金属氧化物半导体层的像素电极区导体化为所述像素电极的步骤包含电浆处理工艺。5.如权利要求3所述的像素结构的制作方法，其特征在于，将所述金属氧化物半导体层的所述像素电极区导体化为所述像素电极的步骤包含含氢电浆处理工艺。6.如权利要求3所述的像素结构的制作方法，其特征在于，将所述金属电极层图案化为所述源极的步骤包含: 再次减薄所述图案化光阻层的厚度，使得至少部分位于所述通道区上的所述金属电极层曝露出来；以及 以再次减薄后的所述图案化光阻层为罩幕，去除曝露出来的所述金属电极层，以至少形成所述源极。7.如权利要求6所述的像素结构的制作方法，其特征在于，进行再次减薄所述图案化光阻层的厚度的步骤早于导体化曝露出来的所述像素电极区的步骤。8.如权利要求3所述的像素结构的制作方法，其特征在于，将所述金属电极层图案化为所述源极的步骤还将所述金属电极层图案化为至少一个漏极，所述漏极位于所述通道区上，且所述通道区至少部分位于所述源极与所述漏极之间。9.如权利要求2所述的像素结构的制作方法，其特征在于，所述多灰阶光罩为四灰阶光罩，使得所述图案化光阻层所具有的厚度不同的所述多个区域数量为三个。10.如权利要求1所述的像素结构的制作方法，其特征在于，所述金属氧化物半导体层的材料包括铟镓锌氧化物、铟锡氧化物、铟锌氧化物、锌锡氧化物、镓锌氧化物或其组合。
【文档编号】H01L27/12GK106033760SQ201510113199
【公开日】2016年10月19日
【申请日】2015年3月16日
【发明人】张锡明, 黄彦馀
【申请人】中华映管股份有限公司