半导体结构及其制作方法
【专利摘要】本发明公开一种半导体结构及其制作方法，该半导体结构包含一基底，多个第一源/漏极位于该基底上，以及至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。
【专利说明】
半导体结构及其制作方法
技术领域
[0001]本发明涉及半导体领域，尤其是涉及一种具有纳米线的半导体结构。
【背景技术】
[0002]具有环绕纳米线结构通道的一栅极导体的纳米线结构场效晶体管(FET)(也称为栅极全环绕(gate-all-around)的纳米线结构FET)的制造包括纳米线结构的悬浮。纳米线结构的悬浮允许栅极导体覆盖纳米线结构的所有表面。
[0003]栅极全环绕的纳米线结构FET的制造通常包括以下步骤:
[0004](I)通过图案化绝缘体上覆娃(silicon-on-1nsulator ；S0I)层来界定源极区与漏极区之间的纳米线结构。(2)通过各向同性蚀刻，以底切其上静置有纳米线结构的绝缘体，来悬浮纳米线结构，此蚀刻步骤也底切在源极区及漏极区边缘的绝缘体。(3)共形地包覆、沉积栅极介电层与栅极导体，栅极介电层与栅极导体环绕悬浮的纳米线结构，并且填充于源极区及漏极区的边缘底切处。(4)界定栅极线，其包括蚀刻栅极线，及移除栅极线外部所有区域栅极导体材料，包括移除沉积于源极区及漏极区边缘的栅极材料。
【发明内容】
[0005]本发明提供一具有纳米线的半导体结构，包含一硅基底，多个源/漏极位于该硅基底上，以及多个第一纳米线结构位于该源/漏极上，此外，各该第一纳米线结构与各该源/漏极位于不同平面上。
[0006]本发明另提供一半导体结构的制作方法，包含有以下步骤提供一硅基底，形成多个源/漏极于该硅基底上，之后，形成一第一材料层于该源/漏极上，然后图案化该第一材料层，以形成多个第一纳米通道结构，以及进行一退火步骤，将各该第一纳米通道结构转换成一第一纳米线结构。
[0007]本发明提供一种具有纳米线的半导体结构及其制作方法，特征在于以硅基底取代常用的绝缘层覆硅基底作为基底的材料，然后先在硅基底上制作源/漏极，才形成纳米线结构。本发明的结构不影响后续形成纳米线场效晶体管的效能。本发明的优点在于硅基底的价格较绝缘层覆硅基底低，因此可以节省成本。
【附图说明】
[0008]图1为制作本发明半导体结构的第一优选实施例的剖视图；
[0009]图2为制作本发明半导体结构的第一优选实施例的剖视图；
[0010]图3为制作本发明半导体结构的第一优选实施例的剖视图；
[0011]图3A为图3的上视图；
[0012]图3B制作本发明半导体结构的另一实施态样的剖视图；
[0013]图4为制作本发明半导体结构的第一优选实施例的剖视图；
[0014]图4A为图3A中的剖面线B-B’，形成纳米线结构后的剖视图；
[0015]图4B为本发明半导体结构形成栅极结构之后的上视图；
[0016]图5为制作本发明半导体结构的第二优选实施例的剖视图；
[0017]图5A为图5的上视图；
[0018]图6为制作本发明半导体结构的第二优选实施例的剖视图。
[0019]主要元件符号说明
[0020]10 基底
[0021]12 源/漏极
[0022]12’ 源 / 漏极
[0023]14 介电层
[0024]16 第一材料层
[0025]17 第一纳米通道结构
[0026]18 介电层
[0027]20 第一纳米线结构
[0028]22 氧化层
[0029]24 栅极结构
[0030]26 第二材料层
[0031]27 第二纳米通道结构
[0032]30 第二纳米线结构
[0033]32 氧化层
[0034]El 退火步骤
[0035]A-A ’ 剖面线
[0036]B-B ’ 剖面线
[0037]C-C ’ 剖面线
【具体实施方式】
[0038]图1?图4为制作本发明半导体结构的第一优选实施例的剖视图。如图1所示，提供一基底10，例如一硅基底、外延硅基底、碳化硅或锗化硅基底、或硅覆绝缘(silicon-on-1nsulator, SOI)基底，优选为娃基底，但也可选择性采用绝缘层覆娃基底(silicon-on-1nsulat1n, SOI)，基底10具有一第一导电型态，或基底10中具有一第一导电型态阱。本实施例中第一导电型态为P型，但不限于此。接着在基底上形成多个源/漏极12，在源/漏极12旁有介电层14。介电层14可为二氧化硅、氮化硅或氮氧化硅(S1N)等。其中源/漏极12例如通过一离子注入步骤所形成于基底10上，但不限于此。源/漏极12可利用选择性外延制作工艺等方式形成，优选为硅、锗、锗化锡、碳化硅或锗化硅。而源/漏极12则具有一第二导电型态，其中第二导电型态与第一导电型态互补，因此本实施例中第二导电型态为η型。另外，在源/漏极12完成后，还可以额外进行一离子掺杂步骤，例如一抗接面击穿注入(Anti Punch through Implantat1n, API)，以掺杂第一导电型态的离子至源/漏极12与基底10之间的接面，例如掺杂P型离子，以确保源/漏极12与基底10的电性隔离作用，避免后续源/漏极12的信号会通过基底10传送而影响晶体管的效會K。
[0039]接着请参考图2，在介电层14以及源/漏极12上形成一半导体(通道)材料层，例如形成一第一材料层16，上述第一材料层16例如由一化学气相沉积(Chemical VaporDeposit1n, CVD)法所形成，但不限于此，也可利用溅镀方式形成。另外，第一材料层优选为硅、锗、锗化锡、碳化硅或锗化硅。本实施例中，第一材料层16可为一非晶材料层或是一多晶材料层。然后，如图3所示，进行一图案化步骤，例如为一蚀刻步骤，移除部分的第一材料层16，留下的第一材料层16定义为至少一条第一纳米通道结构17。图3A为图3的上视图，图3沿着图3A的剖面线A-A’所得的剖视图。从上视图来看，本实施例是同时形成多个第一纳米通道结构17，各第一纳米通道结构17与源/漏极12沿着不同方向排列，且相互直接接触，优选地，第一纳米通道结构17与源/漏极12分别沿着两相互垂直方向排列。另外值得注意的是，此处的各第一纳米通道结构17将在之后的热处理步骤中，被转换为一长条状的纳米线结构，而后续形成的栅极结构则将横跨上述纳米线结构以形成纳米线场效晶体管。
[0040]此外，在本发明的另外一实施例中，如图3B所示，上述各第一纳米通道结构17完成后，可选择性再覆盖一介电层18于各该第一纳米通道结构17上，并且进行一平坦化步骤，例如为一化学机械研么(Chemical-Mechanical Polishing, CMP)，以得到一平坦的表面，上述的介电层18例如为氮化硅或氧化硅，具有保护底下元件(例如后续形成的纳米线结构)的作用，也属于本发明的涵盖范围内。为简化说明，以下仍以图3的结构(不形成介电层18的结构)继续说明。
[0041]如图4所示，进行一退火步骤E1，将各第一纳米通道结构17转换为一第一纳米线结构20。更详细说明，退火步骤可能包含有一晶格化步骤以及一致密化步骤，其中晶格化步骤主要包含一加热制作工艺，帮助上述非晶材料或是多晶材料的第一材料层转化为一单晶材料。加热制作工艺温度例如为200?800°C。致密化步骤则可选择性包含有一氧化步骤，换句话说，将在第一纳米线结构20的外表面形成一氧化层22。以第一材料层为锗化硅为例，第一纳米线结构20的核心部分含锗量较外围的氧化层22高。此外，经过退火步骤El之后，锗原子会向第一纳米线结构20的中心聚集，而在剖视图图4A上，优选呈现圆形的剖面(如图4A，图4A为图3A中的剖面线B-B’，形成纳米线结构后的剖视图)。另外，若上述退火步骤未伴随氧气(例如使用氢气)，则第一纳米线结构20的外围就不会形成氧化层22。
[0042]后续，可整合其他制作工艺以将第一纳米线结构20制作成纳米线场效晶体管。例如先移除第一纳米线结构20周围的氧化层22，之后如图4B所示，图4B绘示本发明半导体结构形成栅极结构之后的上视图，栅极结构24形成并跨越各第一纳米线结构20，并且位于两源/漏极12之间。优选而言，栅极结构24与第一纳米线结构20排列方向垂直，但与源/漏极12的排列方向平行，但不限于此。栅极结构24可包含栅极介电层与栅极导体层。接下来步骤包括依序填入介电层(图未示)以及形成栅极接触结构(图未示)以及源/漏极接触结构(图未示)等，上述步骤与现有场效晶体管的制作步骤相同，在此不另外赘述。在本发明的一实施例中，可能直接形成栅极结构跨越第一纳米线结构20，或是先去除第一纳米线结构20底下部分的介电层14，才在第一纳米线结构20周围形成栅极结构，如此一来可形成栅极全环绕(gate-all-around)的纳米线结构场效晶体管。
[0043]现有的纳米线场效晶体管，常使用绝缘层覆硅基底作为基底的材料，绝缘层覆硅基底包含有一绝缘层，然后在上述绝缘层覆硅基底的绝缘层上，形成纳米线结构后，才以离子掺杂等方式形成源/漏极，之后再依序形成栅极、接触结构等。虽然绝缘层覆硅基底的绝缘层可以电性隔离源/漏极以及基底，但由于绝缘层覆硅基底的价格较硅基底昂贵，因此也增加了制作的成本。本发明的特征在于，不需使用绝缘层覆硅基底，而使用硅基底，先在硅基底上形成源/漏极12后，才在源/漏极12上形成第一纳米线结构20。本发明纳米线场效晶体管的结构特征是，第一纳米线结构20跨设置于源/漏极12上，也就是说，源/漏极12与第一纳米线结构20并不位于同一平面上，第一纳米线结构20较源/漏极12高，此外本发明的源/漏极12直接接触底下的基底10，故可再通过一抗接面击穿注入步骤，使源/漏极12与基底10之间相互电性隔离。现有的纳米线场效晶体管的源/漏极与纳米线结构通常位于同一平面上，且源/漏极与基底之间会存在有一绝缘层，因此源/漏极不会直接接触基底。如此一来，使用硅基底代替绝缘层覆硅基底，可以达到降低成本的作用。
[0044]图5?图6为制作本发明半导体结构的第二优选实施例的剖视图。图5A则是图5的上视图。为清楚表达各实施例的差异，以下实施例中相同的元件以相同的标号表示，其特征与上述第一优选实施例所述相同而不另外赘述。本实施例与上述第一优选实施例不同的是，本实施例中，在源/漏极12完成后，源/漏极12上除了形成上述的第一材料层16以夕卜，还额外在部分的源/漏极12上形成有一第二材料层26，其中第二材料层26与第一材料层16位于同一平面上，且都跨设置于源/漏极12上。此外在本实施例中，第二材料层26所包含的硅与锗的比例与第一材料层16所含的硅与锗的比例不同，换句话说，两者组成物相同但所含的锗比例并不同。以锗化硅材料Si1 xGex为例，X代表硅锗材料中所包含的锗的比例。第一材料层的X可为20?60%，优选为50?60%，第二材料层的X可为20?60%，优选为20?30%。然而在其他实施例中，第一材料层16与第二材料层26也可分别替换成两种不同材料的半导体(通道)材料层。接下来，进行一图案化步骤，例如为一蚀刻步骤，以形成多个第一纳米通道结构17与多个第二纳米通道结构27，其中第一纳米通道结构17位于部分的源/漏极12上，而第二纳米通道结构27位于部分的源/漏极12’上，如图5A所示，从上视图来看，源/漏极12与源/漏极12’并不直接接触，以避免后续形成的不同纳米线彼此电连接而互相影响，此外，源/漏极12与源/漏极12’的导电型态可以相同，或者为互补的导电型态。
[0045]接下来如图6所示，图6是图5A沿着剖面线C_C’所得的剖视图。进行退火步骤El，将各第一纳米通道结构17转换为一第一纳米线结构20，并且将各第二纳米通道结构27转换为一第二纳米线结构30，此处所述的退火步骤El与上述第一优选实施例所述的相同。退火步骤El优选伴随着通入氧气，因此第一纳米线结构20中心包含有一核心部分以及外围的氧化层22，而核心部分含锗量较外围的氧化层22高；第二纳米线结构30中心也包含有一核心部分以及外围的氧化层32，而核心部分含锗量较外围的氧化层32高。此外，经过退火步骤El之后，第一纳米线结构20与第二纳米线结构30优选具有圆形的剖面。
[0046]值得注意的是，第一纳米通道结构17与第二纳米通道结构27由于拥有不同的锗比例，因此退火步骤El进行后，第一纳米线结构20与第二纳米线结构30可能会具有不同的直径大小，尤其是含锗比例较高的纳米线结构，将会具有较大直径的核心部分。例如，以锗化硅材料Si1 xGex为例，X代表硅锗材料中所包含的锗的比例，若第一材料层的X为60%，第二材料层的X为30%，则第一纳米线结构20与第二纳米线结构30的直径比约为60%:30%。由于纳米线结构的直径大小，包括核心部分或是氧化层的厚度，会影响纳米线结构场效晶体管的阀值电压(Threshold Voltage, Vt)，因此使用上述方法，可以在同一基底上制作拥有相同导电型态但不同阀值电压的纳米线结构场效晶体管。
[0047]综上所述，本发明提供一种具有纳米线的半导体结构及其制作方法，特征在于优选以硅基底取代常用的绝缘层覆硅基底作为基底的材料，然后先在硅基底上制作源/漏极，才形成纳米线结构。本发明的结构不影响后续形成纳米线场效晶体管的效能。本发明的优点在于硅基底的价格较绝缘层覆硅基底低，因此可以节省成本。
[0048]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一具有纳米线的半导体结构，包含: 基底; 多个第一源/漏极位于该基底上；以及 至少一第一纳米线结构位于该第一源/漏极上，此外，各该第一纳米线结构与各该第一源/漏极位于不同平面上。2.如权利要求1的半导体结构，其中该第一源/漏极与该基底直接接触。3.如权利要求1的半导体结构，其中还包含至少一第二纳米线结构以及多个第二源/漏极，且该第二纳米线结构位于该第二源/漏极上。4.如权利要求3的半导体结构，其中该第一纳米线结构与该第二纳米线结构具有不同直径大小。5.如权利要求1的半导体结构，其中该第一纳米线结构的材料包含硅、锗、锗化锡、碳化硅或锗化硅。6.如权利要求3的半导体结构，其中该第二纳米线结构的材料包含硅、锗、锗化锡、碳化硅或锗化硅。7.—半导体结构的制作方法，包含有以下步骤: 提供一基底； 形成多个第一源/漏极于该基底上； 形成一第一材料层于该第一源/漏极上； 图案化该第一材料层，以形成多个第一纳米通道结构；以及 进行一退火步骤，将各该第一纳米通道结构转换成一第一纳米线结构。8.如权利要求7所述的制作方法，其中该第一材料层包含一非晶材料层或一多晶材料层。9.如权利要求7所述的制作方法，还包含形成多个第二源/漏极与形成一第二材料层，该第二材料层位于部分第二源/漏极上。10.如权利要求9所述的制作方法，其中还包含图案化该第二材料层以形成多个第二纳米通道结构，并且进行一退火步骤，将各该第二纳米通道结构转换成一第二纳米线结构。11.如权利要求9所述的制作方法，其中该第二材料层包含一非晶材料层或一多晶材料层。12.如权利要求9所述的制作方法，其中该第一材料层与该第二材料层都含有锗，且两者的含锗比例不同。13.如权利要求10所述的制作方法，其中该第一纳米线结构与该第二纳米线结构具有不同直径大小。14.如权利要求7所述的制作方法，其中该退火步骤还包含一晶格化步骤以及一致密化步骤。
【文档编号】H01L29/10GK105990414SQ201510063318
【公开日】2016年10月5日
【申请日】2015年2月6日
【发明人】陈信宇, 李皞明, 林胜豪, 江怀慈
【申请人】联华电子股份有限公司