一种改善电流扩展的半导体器件的制作方法
【技术领域】
[0001]本发明属于半导体器件技术领域，特别是涉及一种改善电流扩展的半导体器件。
【背景技术】
[0002]现有的半导体器件越来越多地采用异质外延，尤其是采用绝缘或高阻的衬底，在这些衬底材料上生长的器件结构多采用正装或者倒装结构。由于电极在同一边，电流的扩展特别是靠近衬底的极性层的电流扩展需要通过通过该极性层的半导体材料完成。在一些器件中，受半导体材料掺杂特性的影响，该层的电流扩展能够扩展的距离有限，在制造大面积大功率的器件时，需要特别设计电流扩展电极，如叉指状电极，占用芯片有效面积，并且电流扩展均匀性受设计影响较大。例如，在蓝宝石衬底上生长GaN基LED器件，目前普遍采用的正装或倒装结构芯片，其η电极接触需要刻蚀去掉有源层，占用较大面积，并且受芯片与外界二级互连要求的限制，其电极位置受局限，扩展效果不能达到最优。
[0003]又如，在在蓝宝石或SiC衬底上生长GaN基LED器件，采用倒装结构时，受互连影响，其P焊盘宽度和ρ-η电极间距较小。如Cree的DA芯片(参考公开号为US20130141920的美国专利)中，受限制于电流扩展的要求，芯片的η电极采用多个分立的圆形接触区域，通过再布线并联起来，在表面形成长方形的P极和η极焊盘区域。n-GaN —端电流扩展要求各分立的η区圆形欧姆接触尽量均匀分布在整个芯片区域，再布线则要求表面的η焊盘能够直接与各分立η接触区域垂直相连，从而使η焊盘区域面积较大，从而使P焊盘区域以及ρ-η焊盘之间的间距较小。P焊盘宽度偏小和ρ-η焊盘间距偏小，将大大提高了后续芯片与基板焊接的对准精度等要求，将增加工艺难度，降低良率。又如，CN 201310443689.0等专利提出了在衬底层上依次生长第一型电流扩展层、第一型限制层、有源层、第二型限制层及第二型电流扩展层的方案，但形成的电流扩展层除非厚度很大，否则导电能力依然非常有限，但厚度太大，又会导致出现器件性能下降、成本过高等诸多问题。以GaN基LED为例，即使n-GaN厚度达到4 μπι，其面电阻也高达约12 Ω / □ (Solid-State Electronics,2002,46 (8), 1235-1239)，导致对于大于14mil的芯片，如果不采用叉指状η电极或多个η电极，由于电流密集，电压将会增加并影响光效。
【发明内容】
[0004]本发明的目的在于提供一种改善电流扩展的半导体器件，以克服现有技术中的不足。
[0005]为实现上述目的，本发明提供如下技术方案:
本发明实施例公开了一种改善电流扩展的半导体器件，包括衬底、以及形成于所述衬底上的电流扩展层和外延层，所述电流扩展层的材质为导电材料，该导电材料的电导率大于所述外延层材料的电导率。
[0006]优选的，在上述的改善电流扩展的半导体器件中，所述导电材料包括金属或非金属材料，所述金属为钨或钨合金等高熔点高导电金属，所述非金属材料包括石墨烯或碳纳米管等耐尚温尚导电材料。
[0007]优选的，在上述的改善电流扩展的半导体器件中，所述电流扩展层为图形化的导电层，该图形包括网状栅格。
[0008]其中，采用图形化导电层可以在保证电流扩展的同时，裸露的衬底区域上的外延机理不会发生变化；同时导电层覆盖区域因为选择生长，通过横向外延实现外延晶体覆盖，其缺陷密度会降低。
[0009]上述的改善电流扩展的半导体器件中，在所述衬底上制备电流扩展层，再通过二次外延方法制备其上的外延层。
[0010]或者，在上述的改善电流扩展的半导体器件中，所述衬底和电流扩展层之间还形成有外延缓冲层。更具体的，所述衬底上生长有外延缓冲层，然后于外延缓冲层上制备电流扩展层，再通过二次外延方法在电流扩展层上制备外延层。
[0011]优选的，在上述的改善电流扩展的半导体器件中，所述电流扩展层为网状栅格，其厚度为10nm~200nm，线宽为5~10 μm，相邻线之间的间距为100~200 μπι。
[0012]优选的，在上述的改善电流扩展的半导体器件中，所述外延层包括依次形成的第一极性层、有源层和第二极性层，所述第一极性层和第二极性层分别电性连接有第一电极和第二电极。
[0013]优选的，在上述的改善电流扩展的半导体器件中，所述第一极性层和第二极性层的材质为GaN，所述有源层为InGaN/GaN多量子阱层。
[0014]优选的，在上述的改善电流扩展的半导体器件中，所述半导体器件为倒装结构，其表面设有与第二极性层电性接触的第二电极层，所述第二电极层局部区域向第一极性层方向形成有接触孔，该接触孔通到所述第一极性层，所述第一极性层的接触电极通过接触孔与表面的第一极性层焊区金属层相连，第一极性层的接触电极以及相连的焊区金属与其下的第二极性层电极以及接触孔侧壁中间设有绝缘层。
[0015]进一步优选的，第一极性层的接触孔仅有一个且直径小于30um，第一电极和第二电极对称分布于所述器件两侧部。
[0016]优选的，在上述的改善电流扩展的半导体器件中，所述衬底为绝缘衬底，所述衬底上下贯穿开有通孔，衬底表面的电极通过通孔与电流扩展层相连。
[0017]与现有技术相比，本发明的优点在于:
(O改善电流扩展的长度，使靠近衬底的半导体极性层的电流能够更加均匀地扩展；
(2)减少了大尺寸芯片电流扩展需要的电极设计占用的面积，同时使芯片结构设计和电极分布更加灵活；
(3)图形化的导电层覆盖区域的外延生长由于横向外延，具有缺陷降低的优势。
【附图说明】
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图la~图1d所示为本发明实施例1中LED器件的制作流程图； 图2是本发明具体实施例1中金属钨网状栅格的立体示意图；
图3a是图1d中芯片的倒置示意图；
图3b为Cree的DA或类似芯片的剖面结构示意图；
图4a所示为实施例1中芯片的背部电极示意图；
图4b为Cree的DA芯片背面电极图；
图5所示实施例1中的芯片倒装在基板或衬底上的结构示意图；
图6所示为本发明具体实施例3中的LED器件的结构示意图；
图7a所示为实施例3中LED器件的平面示意图；
图7b是作为对比的不插入电流扩展层的器件平面示意图；
图8a和图8b为本发明实施例4中LED器件的制作流程图。
【具体实施方式】
[0020]本发明提供了一种改善电流扩展的器件及其制造方法，使电流扩展更加均匀；同时，在正装或者倒装结构器件中，电极的分布更加灵活，以降低对基板和电极互联的工艺要求。进一步，结合在衬底上刻蚀通孔，可以实现垂直结构或者背电极器件。
[0021]具体地，本发明实施例公开了一种改善电流扩展的半导体器件，包括衬底、以及依次形成于所述衬底上的电流扩展层和外延层，所述电流扩展层的材质为导电材料，且所述导电材料与形成所述外延层的半导体材料不相同，该导电材料的电导率大于所述外延层材料的电导率。
[0022]优选的，在上述的半导体器件中，电流扩展层和衬底之间可以分别或同时设有外延缓冲层、或其他介质层；电流扩展层为金属、石墨烯或氧化物透明电极等高导电材料。
[0023]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0024]以下以GaN基LED器件为例对本发明的技术进行介绍，但是应当说明的是，本案的技术同样适用于其他半导体器件。
[0025]实施例1:
请参阅图la，其是本发明改善电流扩展LED的实施例1的外延片剖面结构示意图。
[0026]该器件包括一衬底101，衬底101上设有金属钨网状栅格102，钨金属层厚度优选值为约10纳米到200纳米，钨金属的线宽约5~10微米，间距约100~300微米，然后在约550度温度条件下生长GaN缓冲层，厚度约30nm，之后再在其上生长η-GaN层103，InGaN/GaN多量子阱层104，p-GaN层105等结构。其