增加浅沟槽隔离结构表面悬突高度的方法
【技术领域】
[0001]本发明涉及一种半导体集成电路中的半导体工艺方法，特别是涉及一种增加浅沟槽隔离结构表面悬突高度的方法。
【背景技术】
[0002]浅沟槽隔离结构作为器件隔离的关键工艺，其相对于有源区的悬突高度(如图1所示)对于后续剥离氮化膜或氧化膜的工艺窗口以及器件性能至关重要，一般而言，该悬突高度越大越有利于后续工艺的工艺窗口。
[0003]传统方法是利用增加一步反刻工艺来减小化学机械研磨量，但悬突高度不理想，尤其是对于小尺寸的有源区而言，该问题尤为严重，另一种方法是无反刻工艺的直接化学机械研磨方法来增加该悬突高度，其本质是增加不同膜层选择比来达到目的，但工艺成本过高，应用范围小，亦有一定的局限性。
【发明内容】
[0004]本发明要解决的技术问题是提供一种增加浅沟槽隔离结构表面悬突高度的方法。该方法不仅能增加悬突高度，有利于后续工艺的工艺窗口，而且该方法具有操作简单、成本低等优点。
[0005]为解决上述技术问题，本发明的增加浅沟槽隔离结构表面悬突高度的方法，包括步骤:
[0006]I)在硅衬底上淀积一层缓冲阻挡层；
[0007]2)进行浅沟槽的光刻工艺；
[0008]3)刻蚀缓冲阻挡层和硅衬底，形成浅沟槽；
[0009]4)依次淀积线性氧化膜和高密度等离子体氧化膜(HDP)填充浅沟槽；
[0010]5)在高密度等离子体氧化膜表面，淀积一层覆盖缓冲层；
[0011]6)化学机械研磨进行平坦化，直至接触到步骤I)的缓冲阻挡层。
[0012]所述步骤I)中，淀积的方法包括:低压化学气相沉积法(LPCVD)、等离子体增强化学气相沉积法(PECVD)或常压化学气相淀积(APCVD);缓冲阻挡层的材质包括:氧化膜、氮化膜或氧化膜与氮化膜的组合；缓冲阻挡层的厚度为10?100纳米。
[0013]所述步骤2)中，浅沟槽的特征宽度为0.1?500微米。
[0014]所述步骤3)中，刻蚀的方法包括:干法刻蚀；其中，干法刻蚀的工艺条件为:采用溴化氢(HBr)或氯气(Cl2)作为刻蚀剂，压力范围:10毫托?100托；浅沟槽的深度为100?700纳米。
[0015]所述步骤4)中，淀积的方法包括:常压化学气相淀积法或低压化学气相淀积法；线性氧化膜的厚度为10?200纳米，高密度等离子体氧化膜的厚度为100?1000纳米。
[0016]所述步骤5)中，覆盖缓冲层是对高密度等离子体氧化膜具有选择比5:1?100:1(高选择比)的膜，如可包括:氮化膜或多晶硅膜。
[0017]其中，氮化膜的厚度为30?200纳米；氮化膜的淀积方法包括:低压化学气相沉积法(LPCVD)或等离子体增强化学气相沉积法(PECVD);氮化膜的淀积中，低压化学气相沉积法的工艺条件为:温度600?800°C，压力10?lOOPa，DCS流量I?lOslm，NH3流量I?1sccm ;等离子体增强化学气相沉积法的工艺条件为:温度350?580°C，压力范围I?1Torr, RF 功率(射频功率)100 ?1000W，SiH4 流量 50 ?200sccm，NH3 流量 10 ?80sccm，N27 ?10L。
[0018]所述步骤5)中，多晶硅膜的厚度为30?200纳米；多晶硅膜的淀积方法包括:低压化学气相沉积法(LPCVD)或等离子体增强化学气相沉积法(PECVD);多晶硅膜的淀积中，低压化学气相沉积法的工艺条件为:温度500?700°C，压力0.1?lOOmt，SiH4流量I?lOslm，NH3流量1-1Osccm ;等离子体增强化学气相沉积法的工艺条件为:温度800?1100。。，压力 0.2 ?lTorr，RF 功率(射频功率)100 ?1000W，50 ?2OOsccm, H2 流量为7?10L。
[0019]所述步骤6)中，化学机械研磨的药液对于氧化膜(即线性氧化膜和高密度等离子体氧化膜)和覆盖缓冲层的选择比为1:5?1:100。
[0020]所述步骤6)中，化学机械研磨的方法为两步研磨法或采用两种研磨垫的方法；
[0021]其中，两步研磨法中，第一步为低转速低压力研磨，压力范围为4?6psi，转速为30?60rpm ;第二步为高转速高压力研磨，压力范围为6?12psi,转速为60?180rpm。
[0022]采用两种研磨垫的方法中，如第一步使用硬质研磨垫(hard pad),其硬度(hardness) 一般为35?65 ;第二步米用软质研磨垫(soft pad),其硬度(hardness) —般为10?35。
[0023]本发明的增加浅沟槽隔离结构表面悬突高度的方法，即在硅衬底上生长一层缓冲阻挡层，然后刻蚀浅沟槽，待线性氧化膜和高密度等离子体氧化膜填充浅沟槽完毕后，进行氧化膜反刻，然后在其表面再生长一层覆盖缓冲层作为后续化学机械研磨工艺的停止层，采用具有高选择比的研磨液对其进行平坦化，利用研磨液的高选择比的特性保护沟槽隔离区域的氧化膜不被过量损失，直至达到目标研磨厚度。
[0024]因此，本发明的方法可以扩大后续工艺窗口，改善隔绝效果，提高良率，而且工艺成本低，便于实现。
【附图说明】
[0025]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0026]图1是表面悬突的示意图；其中，表面悬突是指研磨制程完成后，填充沟槽的氧化膜相对于硅衬底的顶部高出的那部分；
[0027]图2是淀积缓冲阻挡层后的示意图；
[0028]图3是形成的浅沟槽示意图；
[0029]图4是淀积线性氧化膜和高密度等离子体氧化膜填充浅沟槽后的示意图；
[0030]图5是淀积覆盖缓冲层后的不意图；
[0031]图6是化学机械研磨进行平坦化后的示意图；
[0032]图7是采用传统方法与本发明的化学机械研磨“速率-时间”变化图；
[0033]图8是采用传统方法，经化学机械研磨后的扫描电镜(SEM)图；
[0034]图9是采用本法明，经化学机械研磨后的扫描电镜(SEM)图。
[0035]图中附图标记说明如下:
[0036]I为硅衬底，2为缓冲阻挡层，3为浅沟槽，4为线性氧化膜，5为高密度等离子体氧化膜，6为覆盖缓冲层。
【具体实施方式】
[0037]本发明的增加浅沟槽隔离结构表面悬突高度的方法，包括步骤:
[0038]I)通过低压化学气相沉积法(LPCVD)、等离子体增强化学气相沉积法(PECVD)或常压化学气相淀积(APCVD)，在硅衬底I上淀积一层厚度为10?100纳米的缓冲阻挡层2(如图2所示)；
[0039]其中，缓冲阻挡层2的材质包括:氧化膜、氮化膜或氧化膜与氮化膜的组合；
[0040]2)进行浅沟槽3的光刻工艺；
[0041]其中，浅沟槽3的特征宽度为0.1?500微米。
[0042]3)刻蚀缓冲阻挡层2和硅衬底1，形成浅沟槽3 (如图3所示)；
[0043]刻蚀的方法包括:干法刻蚀；其中，干法刻蚀的工艺条件为:采用溴化氢(HBr)或氯气(Cl2)作为刻蚀剂，压力范围:10毫托?100托；浅沟槽3的深度为100?700纳米。
[0044]4)通过常压化学气相淀积法或低压化学气相淀积法，依次淀积线性氧化膜4和高密度等离子体氧化膜5填充浅沟槽3 (如图4所示)；
[0045]其中，线性氧化膜4的厚度为10?2