br>[0052]图6为本发明所述肖特基二极管的制作方法I的步骤(3)示意图；
[0053]图7为本发明所述肖特基二极管的制作方法I的步骤⑷示意图；
[0054]图8为本发明所述肖特基二极管的制作方法2的步骤(b)示意图；
[0055]图9为本发明所述肖特基二极管的制作方法2的步骤(C)示意图之一；
[0056]图10为本发明所述肖特基二极管的制作方法2的步骤(C)示意图之二 ；
[0057]其中，
[0058]1-衬底；2_缓冲层；22_第二容纳区域；23_第一容纳区域；3_超结层；31_p型GaN层；32-n型GaN层；4_GaN沟道层；5_势皇层；6_ 二维电子气沟道；7_肖特基接触金属；8-欧姆接触金属；9_钝化层；10_掩膜。
【具体实施方式】
[0059]以下结合附图和具体实施例来详细说明本发明。
[0060]实施例
[0061]本实施例一种肖特基二极管，如图3所示，包括:衬底1、缓冲层2、外延结构、肖特基接触金属7以及欧姆接触金属8，衬底1、缓冲层2、外延结构依次层叠设置；
[0062]所述外延结构包括依次层叠的超结层3、GaN沟道层4和势皇层5，所述超结层3是由复数个P型GaN层31与η型GaN层32互相交替层叠构成；
[0063]所述肖特基接触金属7与欧姆接触金属8分别对称设置于所述外延结构的相对的两侧面，且一端延伸至所述外延结构的上表面，另一端延伸至所述缓冲层2。
[0064]该肖特基二极管中，肖特基接触金属7与欧姆接触金属8分别对称设置于所述外延结构的相对的两侧面，且一端延伸至所述外延结构的上表面，另一端延伸至所述缓冲层2，完整连接异质结有源区(GaN沟道层4和势皇层5形成的区域)以及超结区(超结层3区域)。
[0065]势皇层5和GaN沟道层4接触界面处形成2DEG沟道6，具有良好的电流导通能力；超结层3中ρ型GaN层31与η型GaN层32接触形成ρ/η结，可进一步提升该区域的载流子浓度，促进电流的导通；超结层3与异质结有源区采用互相平行的层叠结构，二者的电流传输性能的发挥相对独立，更有利于电流的导通。
[0066]基于此，当给所述肖特基二极管施加正向电压时，可实现大功率输出；而当施加反向电压时，2DEG沟道6会对电压产生阻挡，同时，由于超结区的电场垂直于阳极和阴极之间的电场，使电场在该区域中的分散均匀，形成均匀的耗尽区域，降低了电压峰值，实现肖特基一极管尚耐压特性。
[0067]ρ型GaN层31与η型GaN层32的厚度范围分别控制在Inm?I μ m之间，掺杂浓度分别为?ο16?10 19Cm-3O在所述掺杂浓度和厚度范围下，形成的ρ/η结既能够保证较好的电流导通能力，又能够承受较高的反向电压，提高耐压特性。
[0068]所述ρ型GaN层31的掺杂剂可为Mg、Zn、C或Fe，所述η型GaN层32的掺杂剂可为Si或Ge。整体形成的超结层3厚度依据所述肖基特二极管电流导通和抗压性能，以及节约制作成本之间的平衡，可设置为200nm?10 μ m。
[0069]所述GaN沟道层4为未掺杂生长的本征GaN层，厚度可以在Inm?500nm之间，形成高质量平坦的GaN沟道层4以利于2DEG导通；
[0070]所述势皇层5为非掺杂的AlGaN层、AlN层、Al InN层中的一种或多种组合，厚度可以为Inm?50]11]1之间，优选为41((|.2_(|.3和((|.7_(|.80层，厚度为20_30nm，最优选为厚度为25nm的Ala25Gaa75N,由此与GaN沟道层4接触形成高浓度、高迀移率的2DEG沟道6。
[0071]所述肖特基接触金属7优选为Ni/Au合金、Pt/Au合金或Pd/Au合金；所述欧姆接触金属8优选为Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/Au合金。
[0072]所述肖特基二极管还可以包括钝化层9，材料可为Si02、SiN、Al203、AlN、Hf02、Mg0、Sc203、Ga203、AlHf0x、HfS1N中的一种或多种组合，厚度为Inm?lOOnm。
[0073]所述衬底I可以优选为硅材料、碳化硅、蓝宝石、氮化镓或氧化锌，但并不局限于上述材料，只要能完成GaN外延材料生长的衬底材料都可以使用在本发明结构中。
[0074]所述缓冲层2的存在是为了提高上层GaN外延层晶体质量，缓解衬底材料与GaN材料之间的晶格失配、热失配所产生的缺陷及龟裂现象，任何能达到调节晶格失配、热失配的功能材料都可适用于本发明，优选为AlN、AlGaN、GaN中的一种或多种组合的层结构或超晶格结构。
[0075]上述肖特基二极管可通过如下两种方法制造:
[0076]方法1:
[0077](I)通过外延生长技术(具体可为金属有机化学气相沉积法(MOCVD)或分子束外延法(MBE))，在衬底I上依次生长缓冲层2、超结层3、GaN沟道层4以及势皇层5，见图4 ;
[0078](2)通过湿法或干法刻蚀技术对外延结构和缓冲层2进行刻蚀，形成用于容纳肖特基接触金属7的第一容纳区域23和用于容纳欧姆接触金属8的第二容纳区域22，见图5，完成刻蚀工艺后，可以进行高温退火处理，修复刻蚀界面；
[0079](3)利用光刻技术和电子束蒸发技术，于所述第一容纳区域23与第二容纳区域22分别形成肖特基接触金属7 (阴极)和欧姆接触金属8 (阳极)，见图6 ;
[0080](4)经表面钝化工艺后形成钝化层9，即得所述肖特基二极管，见图7。
[0081]方法2:
[0082](a)通过外延生长技术，在衬底I上生长缓冲层2 ；
[0083](b)分别于所述第一容纳区域23与第二容纳区域22制作掩膜10，见图8 ;
[0084](c)再于缓冲层2上依次生长超结层3、GaN沟道层4以及势皇层5，见图9，去除掩膜10，见图10 ；
[0085](d)进行步骤(3)和⑷，即得所述肖特基二极管。
[0086]上述肖基特二极管的制造方法，能够降低工艺对肖基特二极管性能的影响，增加导流和耐压的稳定性，且工艺简单，制作成本低，是保障肖特基二极管优良输出特性的同时提升耐压特性的有效方法。
[0087]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【主权项】
1.一种肖特基二极管，其特征在于，包括:衬底、缓冲层、外延结构、肖特基接触金属以及欧姆接触金属，衬底、缓冲层、外延结构依次层叠设置； 所述外延结构包括依次层叠的超结层、GaN沟道层和势皇层，所述超结层是由复数个P型GaN层与η型GaN层互相交替层叠构成； 所述肖特基接触金属与欧姆接触金属分别对称设置于所述外延结构的相对的两侧面，且一端延伸至所述外延结构的上表面，另一端延伸至所述缓冲层。
2.根据权利要求1所述的肖特基二极管，其特征在于，所述P型GaN层的掺杂浓度为116?10 19cnT3，厚度为Inm?Ium ;所述η型GaN层的掺杂浓度为116?10 19cnT3，厚度为Inm ?Ium0
3.根据权利要求2所述的肖特基二极管，其特征在于，所述P型GaN层的掺杂剂为Mg、Zn、C或Fe ;所述η型GaN层的掺杂剂为Si或Ge。
4.根据权利要求1所述的肖特基二极管，其特征在于，所述势皇层为AlGaN层、AlN层、AlInN层中的一种或多种组合，厚度为Inm?50nm。
5.根据权利要求4所述的肖特基二极管，其特征在于，所述势皇层为Al(0.2-0.3)Ga(0.7_0.8)N，厚度为 20-30nm。
6.根据权利要求1所述的肖特基二极管，其特征在于，所述超结层的厚度为200nm?10 μ m0
7.根据权利要求1所述的肖特基二极管，其特征在于，所述GaN沟道层的厚度为Inm?500nmo
8.根据权利要求1-7任一项所述的肖特基二极管，其特征在于，所述肖特基接触金属为Ni/Au合金、Pt/Au合金或Pd/Au合金；所述欧姆接触金属为Ti/Al/Ni/Au合金、Ti/Al/Mo/Au 合金或 Ti/Al/Ti/Au 合金。
9.权利要求1-8任一项所述的肖特基二极管的制造方法，其特征在于，包括如下步骤: (1)通过外延生长技术，在衬底上依次生长缓冲层、超结层、GaN沟道层以及势皇层； (2)通过湿法或干法刻蚀技术对所述外延结构，或外延结构和缓冲层进行刻蚀，形成用于容纳肖特基接触金属的第一容纳区域和用于容纳欧姆接触金属的第二容纳区域； (3)通过光刻技术和电子束蒸发技术，于所述第一容纳区域和第二容纳区域分别形成肖特基接触金属和欧姆接触金属，即得所述肖特基二极管； 或， (a)通过外延生长技术，在衬底上生长缓冲层； (b)分别于所述第一容纳区域和第二容纳区域制作掩膜； (c)再于缓冲层上依次生长超结层、GaN沟道层以及势皇层后，去除掩膜； (d)进行步骤(3)，即得所述肖特基二极管。
【专利摘要】本发明公开一种肖特基二极管及其制造方法。所述肖特基二极管包括：衬底、缓冲层、外延结构、肖特基接触金属以及欧姆接触金属，衬底、缓冲层、外延结构依次层叠设置；所述外延结构包括依次层叠的超结层、GaN沟道层和势垒层，所述超结层是由复数个p型GaN层与n型GaN层互相交替层叠构成；所述肖特基接触金属与欧姆接触金属分别对称设置于所述外延结构的相对的两侧面，且一端延伸至所述外延结构的上表面，另一端延伸至所述缓冲层。该肖基特二极管，具有较高的耐压特性，且保证了电流传输能力及稳定性，避免采用传统的场板结构和保护环结构，可以简化制作工艺，降低成本。
【IPC分类】H01L29-872, H01L21-329, H01L29-06, H01L29-16
【公开号】CN104617160
【申请号】CN201510044306
【发明人】贺致远, 徐华伟, 黄庆礼, 黄林轶
【申请人】工业和信息化部电子第五研究所
【公开日】2015年5月13日
【申请日】2015年1月28日