用于鲁棒金属化剖面的双层硬掩模的制作方法
【技术领域】
[0001] 本发明设及用于鲁椿金属化剖面的双层硬掩模。
【背景技术】
[0002] 由于按比例减小半导体集成电路的尺寸，所W在工艺中利用硬掩模。硬掩模具有 高蚀刻选择性且有助于获得转移图案的高质量各向异性蚀刻。
[0003] 提高硬掩模的性能的一些方法已经得W发展。其中，该些方法是去除硬掩模且具 有较少损坏的技术、去除硬掩模之后清洁残渣的技术、W及调整硬掩模中应力的技术。
【发明内容】
[0004] 为克服现有技术中存在的问题，根据本发明的一方面，提供了一种集成电路（1C) 结构，包括；衬底；介电层，位于衬底的上方；具有第一密度的第一硬掩模层，位于介电层的 上方；具有第二密度的第二硬掩模层，位于第一硬掩模层上；W及开口，延伸穿过第一硬掩 模层、第二硬掩模层和介电层；W及导电材料，填充在开口中，其中，第二硬掩模层的第二密 度小于第一硬掩模层的第一密度。
[0005] 根据本发明的一个实施例，部件尺寸为50nm或更小。
[0006] 根据本发明的一个实施例，还包括位于第二硬掩模层上的具有第=密度的第=硬 掩模层，第=密度小于第一密度和第二密度。
[0007] 根据本发明的一个实施例，第一密度大于约4. 8g/cm3并且第二密度小于约4. 8g/ cm]。
[0008] 根据本发明的一个实施例，第二密度和第一密度的比小于约0. 94。
[0009] 根据本发明的一个实施例，第二硬掩模层的第二厚度大于第一硬掩模层的第一厚 度。
[0010] 根据本发明的一个实施例，第一硬掩模层或第二硬掩模层是TiN。
[0011] 根据本发明的另一方面，提供了一种双镶嵌结构，包括；衬底；介电层，位于衬底 的上方；通孔结构和沟槽结构，位于介电层中；抗反射涂（ARC)层，位于介电层的上方；具有 第一密度的第一硬掩模层，位于ARC层的上方；具有第二密度的第二硬掩模层，位于第一硬 掩模层上；W及导电层，填充通孔和沟槽，其中，第二硬掩模层的第二密度小于第一硬掩模 层的第一密度。
[0012] 根据本发明的一个实施例，第一密度大于约4. 8g/cm3并且第二密度小于约4. 8g/ cm3或者第二密度和第一密度的比小于约0. 94。
[0013] 根据本发明的一个实施例，第一硬掩模层和第二硬掩模层包括TiN、氧化物-氮化 物-氧化物（ONO)、或氮氧化娃（SiON)。
[0014] 根据本发明的又一发明，提供了一种形成鲁椿金属化剖面的方法，包括：在衬底上 方应用第一介电层；在第一介电层上方接连地应用具有第一密度的第一硬掩模层和具有第 二密度的第二硬掩模层；图案化和蚀刻开口穿过第二硬掩模、第一硬掩模和第一介电层； w及在开口中提供导电材料w形成互连结构，其中，第一硬掩模层的第一密度大于第二硬 掩模层的第二密度。
[0015] 根据本发明的一个实施例，还包括：接连地在第一硬掩模层和第二硬掩模层中图 案化通孔结构、在第一介电层、第一硬掩模层和第二硬掩模层上方形成第二介电层W及在 第二介电层上方形成第=硬掩模层；在第=硬掩模层中图案化沟槽结构；蚀刻通孔结构和 沟槽结构；W及在通孔和沟槽中提供导电材料W形成互连结构。
[0016] 根据本发明的一个实施例，第一介电层是多孔低k材料。
[0017] 根据本发明的一个实施例，还包括在应用第一硬掩模层之前，将抗反射涂（ARC) 层应用在第一介电层上方。
[0018] 根据本发明的一个实施例，还包括将具有第四密度的第四硬掩模层应用在第二硬 掩模层上，第四密度小于第一密度和第二密度。
[0019] 根据本发明的一个实施例，还包括先图案化和蚀刻通孔然后沟槽、先图案化和蚀 刻沟槽然后通孔或自对准通孔（SAV)工艺的方案。
[0020] 根据本发明的一个实施例，应用具有介于约700A/min至约2000A/min之间的各向 异性蚀刻率的干蚀刻W蚀刻通孔结构和沟槽结构。
[0021] 根据本发明的一个实施例，还包括应用化学机械抛光（CMP)。
[0022] 根据本发明的一个实施例，导电材料是铜。
[0023] 根据本发明的一个实施例，通过沉积晶种层和电锻金属形成互连件。
【附图说明】
[0024] 图1示出了根据一些实施例的互连结构的截面图。
[0025] 图2示出了根据一些实施例的双镶嵌互连结构的截面图。
[0026] 图3示出了形成鲁椿金属化剖面的方法的一些实施例的流程图。
[0027] 图4a-化示出了形成鲁椿金属化剖面的方法的一些实施例的截面图。
【具体实施方式】
[002引参照附图进行本文的描述，其中，在通篇中，相同的参考标号通常用于指代相同的 元件，并且其中，各种结构不必按比例绘制。在W下描述中，为了解释的目的，提供了许多具 体的细节W便于理解。应当理解，附图的细节不旨在限制本公开，而是非限制性实施例。然 而，例如，使用较少程度的该些具体细节可实践本文描述的一个或多个方面对于本领域的 技术人员来说是显而易见的。在其他情况下，为了便于理解，W框图形式示出了已知结构和 器件。
[0029] 硬掩模层的使用引入了有助于传递图案的高蚀刻选择性。如图1中虚线109所 示，高密度硬掩模在开口蚀刻之后导致相对正方形，该对下列导电材料的填充性能产生负 面影响。如图1中点划线111所示，低密度硬掩模在开口蚀刻之后导致相对圆形。然而，低 密度硬掩模具有快速的蚀刻率，该蚀刻率在实施蚀刻时降低了工艺窗口。该些问题在例如 50皿及W下的小部件尺寸工艺中至关重要。由于减小了部件尺寸，所W提高了对平滑且精 确掩模和图案的要求，该样使得导电晶种层和导电晶种层上方的导电层将顺利地形成互连 件。通过形成具有逐渐不同密度的多硬掩膜层实现具有相对较圆的外部曲线和精确图案的 硬掩模。因此，为形成导电互连件实现了更好的间隙填充和精确的图案化。
[0030] 图1示出了根据一些实施例的互连结构100的截面图。多孔低k介电层104形成 在诸如娃衬底的衬底102上方。抗反射涂（ARC)层106形成在多孔低k介电层104上方。 具有第一密度的第一硬掩模层108设置在ARC层106上方。具有第二密度的第二硬掩模层 110设置在第一硬掩模层108上。图案化第一和第二硬掩模108和110、ARC层106和介电 层104之后，导电层114填充在开口 112中W形成对下面的衬底102的连接。
[0031] 第一硬掩模层108或第二硬掩模层110可W是金属硬掩模层，例如，TiN。第二硬 掩模层110的第二密度小于第一硬掩模层108的第一密度。例如，第一密度大于约4. 8g/cm3 并且第二密度小于约4. 8g/cm3。在一些实施例中，第二密度和第一密度的比小于约0. 94。 在一些实施例中，第二硬掩模层110的第二厚度大于第一硬掩模层108的第一厚度。不同 的密度导致不同的各自蚀刻率，其中，密度越低，层的蚀刻率越大。图案化和蚀刻之后，具有 相对较低蚀刻率的第一硬掩模层108具有保持图案化精确度的正方形外部曲线，同时具有 相对较高蚀刻率的第二硬掩模层110具有有助于后续沉积的导电材料平滑地填充接触件 或通孔的圆形外部曲线。在一些实施例中，具有比第二硬掩模层的密度小的密度的第=硬 掩模层可进一步地设置在第二硬掩模层上。同样地，可接连地设置具有不同密度的更多硬 掩模层。
[0032] 图2示出了根据一些实施例的双镶嵌互连结构200的截面图。与图1的互连结构 100相似，具有相对较小密度的第二硬掩模层210设置在具有相对较大密度的第一硬掩模 层208上。第一硬掩膜层比第二硬掩模层薄。在一些实施例中，第一硬掩模层和第二硬掩 模层的厚度在约300A至约400A的范围内。第二硬掩模层210具有相对较圆的外部曲 线，而第一硬掩模层208具有相对较正方形的外部曲线。阻挡层和晶种层（未示出）设置 在多孔低k介电层204和导电层214之间。阻挡层和晶种层有助于形成导电层和降低导电 材料扩散进介电层204中。沟槽结构205和沟槽下面的通孔结构203形成在多孔低k介电 层204中。在一些实施例中，第一蚀刻停止层216可形成在沟槽205的底面附近并且第二 蚀刻停止层218可形成在多孔低k介电层204中的通孔203的底面附近W有助于形成沟槽 和通孔。
[0033] 图3示出了形成鲁椿金属化剖面的方法的一些实施例的流程图300。尽管下文W 一系列动作或事件示出和描述了本公开的方法（例如，图3的方法300)，但是应当理解，该 些动作或事件的所示顺序不应解释为限制意义。例如，一些动作可W不同顺序发生和/或 可与除了本文示出和/或描述的该些动作或事件W外的其他动作或事件同时发生。此外， 并不需要所有示出的动作用于实施本文描述的一个或多个方面或实施例。此外，在一个或 多个单独动作和/或阶段中可进行本文描述的该些动作中的一个或多个。
[0034] 在步骤302中，在衬底上形成第一介电层。介电层可