射频ldmos器件及工艺方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是指一种射频LDM0S器件，本发明还涉及所述射频 LDM0S器件的工艺方法。
【背景技术】
[0002] 射频LDM0S化DM0SlaterallyDiffusedMetalOxideSemiconductor)器件是半 导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品， 具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和 M0S工艺集成等优点，并且其价格远低于神化嫁器件，是一种非常具有竞争力的功率器件， 被广泛用于GSM、PCS、W-CDMA基站的功率放大器，W及无线广播与核磁共振等方面。
[000引在射频LDM0S的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时， 为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生 电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性， 如工作电压为50V的射频LDM0S器件，其击穿电压需要达到110VW上。而导通电阻Rdson 则会直接影响到器件射频特性，如增益与效率等特性。常规的射频LDMOS器件的结构如图 1所示，图中1是P型衬底，10是P型外延，具有体区11和轻惨杂漂移区12,外延上有多晶 娃栅极15,双层的法拉第环17。其轻惨杂漂移区12采用一步惨杂来实现，杂质浓度是均匀 的，在获得较高的击穿电压BV的同时，也伴随着较高的导通电阻Rdson，二者相互制约。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种射频LDMOS器件，其具非均匀浓度的轻惨 杂漂移区。
[0005] 本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。
[0006] 为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所 述P型外延中具有P型体区，W及位于P型体区中的重惨杂P型区和所述射频LDMOS器件 的源区；
[0007] 所述P型外延中还具有轻惨杂漂移区，轻惨杂漂移区中具有所述LDMOS器件的漏 区；
[0008] 所述P型体区与轻惨杂漂移区之间的娃表面具有栅氧及覆盖在栅氧之上的多晶 娃栅极；
[0009] 在P型体区远离轻惨杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的鹤 塞，鹤塞上端连接所述重惨杂P型区；
[0010] 所述轻惨杂漂移区是由第一、第二、第H共H个具有不同杂质浓度的区域共同组 成。
[0011] 进一步地，所述轻惨杂漂移区的第一区域的杂质浓度与第二区域的杂质浓度或者 相同，或者是不同；第H区域是由第一区域和第二区域的重叠区域，具有最高的杂质浓度， 且第H区域位于法拉第环下方。
[0012] 进一步地，所述的第一区域紧靠多晶娃栅极，其宽度为1~Sum;第二区域与多晶 娃栅极的距离为0. 5~1. 5ym。
[0013] 本发明所述的一种射频LDMOS器件的工艺方法，包含如下工艺步骤：
[0014] 第1步，在P型衬底上形成P型外延，然后生长栅氧化层；
[0015] 第2步，利用光刻定义在轻惨杂漂移区的区域进行第一次离子注入形成第一区 域；
[0016] 第3步，利用光刻胶定义出第二区域，进行第二次离子注入；
[0017] 第4步，淀积多晶娃层并向下刻蚀多晶娃及栅氧化层，形成多晶娃栅极；
[0018] 第5步，形成体区，并注入形成重惨杂P型区及LDM0S器件的源区及漏区；
[0019] 第6步，淀积氧化娃层和金属层并刻蚀，形成法拉第环结构；重复该过程形成双层 法拉第环；制作鹤塞。
[0020] 进一步地，所述第2步中，紧靠多晶娃栅极，宽度为1~3ym的区域进行第一区域 的轻惨杂N型离子注入，注入杂质为磯或神，注入能量为50~300KeV，注入剂量为5x10"~ 4又10口畑1-2。
[0021] 进一步地，所述第3步中，距离多晶娃栅极0. 5~1.Sum的区域开始进行第二区 域离子注入，注入杂质为磯或神，注入能量为50~300KeV，注入剂量为5x10"~4xl〇i2cm-2。
[0022] 进一步地，所述第5步中，P型体区的形成为两种方式；一种在多晶娃栅极形成之 前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的 注入杂质为测，注入能量为30~80KeV，注入剂量为lxl〇i2~lxl〇i4cnT2 ;源区及漏区均为 重惨杂N型区，注入杂质为磯或神，注入能量为《200KeV，注入剂量为1x10"~lxl〇i6cnT2 ; P型体区中的重惨杂P型区注入杂质为测或二氣化测，注入能量为《lOOKeV，注入剂量为 lxl〇13 ~lxl〇16cm-2。
[0023] 进一步地，所述第6步中，淀积的氧化娃层厚度为100日~4000A。
[0024] 本发明所述的射频LDM0S器件，对N型漂移区进行两次离子注入，对漂移区的不 同位置进行不同浓度的调节，改善了漂移区的电场分布，在实现器件较高击穿电压BV的同 时，降低器件的导通电阻Rdson，同时，还能改善器件的肥I性能。所述的工艺方法简单，易 于实施。
【附图说明】
[00巧]图1是传统射频LDM0S器件的结构示意图。
[0026] 图2~7是本发明工艺步骤不意图。
[0027] 图8是本发明工艺步骤流程图。
[0028] 图9~10是本发明与传统LDM0S的仿真对比图。
[0029] 附图标记说明
[0030] 1是P型衬底，10是P型外延层，11是P型体区，12是轻惨杂漂移区，13是鹤塞， 14是栅氧，15是多晶娃栅极，16是氧化层，17是法拉第环，21是漏区，22是重惨杂P型区， 23是源区，105是光刻胶。
【具体实施方式】
[0031] 本发明所述的射频LDM0S器件，其结构如图7所示，本发明所述的射频LDM0S器 件，在P型衬底1上具有P型外延10,所述P型外延10中具有P型体区11，W及位于P型 体区11中的重惨杂P型区22和所述射频LDM0S器件的源区23 ;娃表面具有栅氧14及覆 盖在栅氧14之上的多晶娃栅极15,双层的法拉第环结构17覆盖在多晶娃栅极及娃表面上 的氧化层16上。
[0032] 所述P型外延10中还具有轻惨杂漂移区，所述轻惨杂漂移区是由第一、第二、第H 共H个具有不同杂质浓度的区域共同组成：所述的第一区域5紧靠多晶娃栅极15,其宽度 为1~3ym;第二区域6与多晶娃栅极15的距离为0. 5~1. 5ym，其中具有所述LDM0S器 件的漏区21;第H区域7是第一区域5和第二区域6的重叠区域，且第H区域7位于法拉 第环17下方。所述的第一区域5的杂质浓度与第二区域6的杂质浓度可W相同，也可W不 同，根据器件的设计需要自由调整。第一区域浓度高于第二区域有助于提高饱和电流，反之 则有助于提高HCI。两者的重叠区域第H区域7具有最高的杂质浓度。
[0033] 在P型体区11远离轻惨杂漂移区的一侧具有穿通外延层10且其底部位于P型衬 底1的鹤塞13,鹤塞13上端连接P型体区11中的重惨杂P型区22。
[0034] 本发明所述的射频LDM0S器件的工艺方法，