用于d类功率放大器的静电放电保护的制作方法
【专利说明】用于D类功率放大器的静电放电保护
[0001]背景
[0002]领域
[0003]本申请一般涉及功率放大器的操作和设计，并且尤其涉及用于功率放大器集成电路的静电放电保护的操作和设计。
[0004]背景
[0005]D类功率放大器(PA)集成电路(IC)能够被使用在设备中以驱动片外音频扬声器。通常，此类设备需要提供合乎工业标准(诸如，由国际电工委员会(IEC)所开发的标准)的静电放电(ESD)保护。一种此类标准(称为“IEC61000-4-2”)要求8KV接触和15KV空气放电的系统级保护。该标准要求系统在IEC ESD事件期间具有吸收接近于20安培的峰值电流的能力。与之形成对比的是，一种不那么严格的标准(称为“人体模型”(HBM))仅要求2KV(转换为1.3安培的峰值电流)的保护。HBM是用于组件级ESD测试的标准，而IEC61000-4-2是用于系统级ESD测试的标准。在现实应用中使用的D类PA需要同时满足HBM和IEC标准二者。
[0006]在一个实现中，D类PA IC可以提供用以输出音频信号的两个接口管脚以及用以接收电压传感信号的两个接口管脚。由此，D类PA IC可以具有要求针对HBM和IEC放电事件二者的ESD保护的四个或更多个接口管脚。
[0007]通常，外部瞬变电压抑制(TVS) 二极管被用来提供针对集成电路的ESD保护。然而，TVS 二极管是昂贵的，并且取决于要求ESD保护的IC接口管脚的数量而可能导致过高的物料清单(BOM)成本。
[0008]相应地，会期望有简单和低成本的机制来为D类PA的接口管脚提供针对HBM和IEC放电事件的ESD保护。
[0009]附图简述
[0010]通过参照以下结合附图考虑的描述，本文中所描述的以上方面将变得更易于明了，在附图中:
[0011]图1示出了具有带有片上ESD保护的集成D类功率放大器的示例性实施例的设备;
[0012]图2示出了图1中所示的D类功率放大器的示例性详细视图；
[0013]图3示出了 ESD保护电路的选定部分的详细示例性实施例；
[0014]图4示出了实现为BigFET (双极型绝缘栅场效应晶体管)并操作在MOS传导模式中的NMOS晶体管的示例性示图；
[0015]图5示出了解说图4中所示的NMOS晶体管在操作于MOS传导模式中时的电流-电压关系的示例性图表；以及
[0016]图6示出了具有集成ESD保护的D类功率放大器装置的示例性实施例。
[0017]详细描述
[0018]下面结合附图阐述的详细描述旨在作为对本发明的示例性实施例的描述，而非旨在代表可在其中实践本发明的仅有实施例。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解说”，并且不应一定解释成优于或胜于其它示例性实施例。本详细描述包括具体细节以提供对本发明的示例性实施例的透彻理解。对于本领域技术人员将显而易见的是，没有这些具体细节也可实践本发明的示例性实施例。在一些实例中，公知的结构和设备以框图形式示出以免煙没本文中给出的示例性实施例的新颖性。
[0019]图1示出了具有带有片上ESD保护116的集成D类功率放大器102的示例性实施例的设备100 ;例如，设备100可以是便携式音频设备，诸如便携式电话机或者MP3播放器。集成D类PA 102具有用以输出音频信号以驱动片外扬声器104的接口管脚106和108。传感电路110被耦合到音频扬声器104以接收指示过载状况的传感信号并且向设备100处的其他实体输出对此过载状况的指示。传感信号也使用接口管脚112和114输入到PA 102。
[0020]片上ESD保护电路116操作以保护接口管脚106、108、112和114免受与HBM和IEC放电事件二者相关联的ESD的影响。例如，保护电路116操作以提供针对最高达8KV的接触事件和/或最高达15KV的空气放电事件的ESD保护。因为ESD保护电路116与D类PA102集成，所以消除了对于片外ESD保护设备(诸如TVS 二极管)的需要，藉此节省了成本。此外，ESD保护电路116被配置成以最小硅面积来处置大ESD事件，这又节省了成本。
[0021]图2示出了图1中所示的D类功率放大器102的示例性详细视图200。在一示例性实施例中，PA 102被设在集成电路上。该PA 102包括同样被集成在相同电路上的ESD保护电路116。ESD保护电路116包括骤回(SB)电源钳位电路202和触发电路204。ESD保护电路116被配置成向使用扬声器信号线224耦合到片外扬声器104的接口管脚(或焊盘)206和208提供ESD保护。PA 102也被配置成向使用传感线210接收传感输入的接口焊盘212和214提供ESD保护。
[0022]如图2中所解说的，SB电源钳位电路202被跨PA 102的第一和第二电源地连接。例如，第一电源为VDD电源而第二电源为VSS电源。由此，SB电源钳位电路202跨PA 102的VDD和VSS电源轨连接。SB电源钳位电路202包括提供优秀的电流传导能力和针对放电ESD事件的快速导通时间的任何合适的电源钳位电路。在操作期间，若SB电源钳位电路202响应于ESD放电事件而激活，则SB电源钳位电路202维持保持电压(Vh)并且提供跨VDD和VSS电源轨的钳位电压以保护PA 102。
[0023]触发器电路204也耦合在PA 102的VDD和VSS电源轨之间。触发电路204操作以检测作为ESD放电事件的结果而发生的钳位电压，并且作为响应，激活NMOS输出晶体管216和218以提供去往VSS电源轨的放电路径。在一示例性实施例中，触发电路204通过感测与VDD电源轨相关联的钳位电压来检测ESD放电事件。例如，响应于接口焊盘206处的ESD放电事件，大电流沿路径228经二极管226流向VDD电源轨。ESD事件将导致激活SB电源钳位电路202以维持保持电压(Vh)并且提供跨VDD和VSS电源轨的钳位电压。触发电路204响应于ESD放电事件而检测VDD电源轨上的钳位电压，并且激活输出晶体管216和218以提供经电阻器220和222去往VSS电源轨的放电路径。ESD保护电路116的操作的更详细的描述在以下参照图3来提供。
[0024]图3示出了图2中所示的PA 200的选定部分300的详细示例性实施例。为了清楚起见，该部分300包括仅一个NMOS输出晶体管，但是，该电路可以容易地扩展为同时包括两个NMOS输出晶体管。该部分300包括跨VDD和VSS电源轨连接的骤回电源钳位电路202和触发电路204。
[0025]触发电路204包括连接在VDD电源轨和电阻器304之间的电容器302。电阻器304被连接在电容器302和VSS电源轨之间。反相器306的输入端在端子310处被连接到电容器302和电阻器304 二者。反相器306的输出端被连接到触发晶体管308的栅极端子。触发晶体管308具有连接到VDD电源轨的源极端子。触发晶体管308的漏极端子被连接到NMOS输出晶体管216的栅极端子。
[0026]在操作期间，ESD事件(E1)可以发生在接口焊盘206处。事件E1可以是导致大电流沿着路径228流动并且使得SB电源钳位电路202维持保持电压(Vh)的IEC放电事件在焊盘206处生成的电压电平(Vpad)能够从跨二极管226的电压(Vd)、沿VDD电源轨的电压(Vsk)、和跨电源钳位电路202的钳位电压(VaAMP)的组合来确定。钳位电压Vclamp为保持电压(Vh)加上与电源钳位电路202的导通电阻相关联的电压的组合。假定大约(20安培)的放电电流、大约(0.05欧姆)的二极管导通电阻、大约(0.05欧姆)的VDD电源轨电阻、大约6伏特的保持电压(Vh)以及大约(0.1)的电源钳位电路202导通电阻，则焊盘电压(Vpad)可以从以下表达式近似得出。
[0027]Vpad —V D+Vse+Vclamp
[0028]Vpad- (0.7+ (20*0.05)) + (20*0.05) + (6+ (0.1*20))
[0029]VPAD?10.7 伏特
[0030]响应于ESD事件(E1)，节点310经历与提供钳位电压的电源钳位电路202的激活相关联的增大的电压。节点310处的电压使得反相器306输出使得触发晶体管308导通的触发信号314。导通了的触发晶体管308激活NMOS输出晶体管216，该NMOS输出晶体管216提供了传导路径312以使ESD事件(E1)经电阻器220(其具有大约(0.1欧姆)的电阻值)向VSS放电。
[0031]MOS传导樽式
[0032]在一示例性实施例中，NMOS输出晶体管216被实现为BigFET以限制接口焊盘206处的焊盘电压，并且提供去往VSS的附加放电路径312。BigFET是配置有大沟道宽度的、操作在MOS传导模式中以提供足以将IEC和HBMESD事件放电的放电路径的NMOS晶体管。以下提供了 MOS传导模式的更为详细的描述。
[0033]图4示出了实现为或者配置为操作在MOS传导模式中的BigFET的NMOS晶体管216的示例性详细示图。在一示例性实施例中，MOS传导路径602由操作以提供大放电路径的BigroT提供。
[0034]图5示出了解说图6中所示的NMOS晶体管216在操作于MOS传导模式中时的电流-电压关系的示例性图表700。图表700在纵轴上示出了焊盘电流(I)并在横轴上示出了晶体管栅极-源极电压(Ves)。如由标绘线702所解说的，在Ves电压超过阈值(Vt)之后，此后一般有线性的电流-电压关系。
[0035]图6示出了具有集成ESD保护的